DFN-10(3x3) · 11P
同期ピン配置 (Symbol / 2D / 3D) (11/11)
ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます| ピン | 記号 | 種別 | 機能説明 (JA) |
|---|---|---|---|
| 1 | VDD33 | Power | 電源供給入力 (VDD33 — 3.3V / 5.0V Standard Logic) |
| 2 | PA0 | I/O | マルチプレクスI/O・ペリフェラル端子 PA0 (UART, I2C, SWD/JTAG) |
| 3 | PA1 | I/O | マルチプレクスI/O・ペリフェラル端子 PA1 (UART, I2C, SWD/JTAG) |
| 4 | PA7 | I/O | マルチプレクスI/O・ペリフェラル端子 PA7 (UART, SPI, PWM) |
| 5 | PA7/T4/TMR | I/O | マルチプレクスI/O・ペリフェラル端子 PA7/T4/TMR (General) |
| 6 | XI | I/O | マルチプレクスI/O・ペリフェラル端子 XI (RTC/CLK) |
| 7 | GND | GND | グラウンド基準端子 (GND) |
| 8 | V5 | I/O | マルチプレクスI/O・ペリフェラル端子 V5 (General) |
| 9 | PA9 | I/O | マルチプレクスI/O・ペリフェラル端子 PA9 (UART, I2C) |
| 10 | PA8 | I/O | マルチプレクスI/O・ペリフェラル端子 PA8 (UART, I2C, PWM) |
| 11 | PA0 | I/O | マルチプレクスI/O・ペリフェラル端子 PA0 (UART, SWD/JTAG) |
PIN 1 VDD33
Power電源供給入力 (VDD33 — 3.3V / 5.0V Standard Logic)
設計上の注意点: 如果是单 一3 .3V电源供电 ，则VDD33引脚输入额定3 .3V 电源 V5引脚悬空或与VDD33引脚短接 ， 。
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定
データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 9 抽出図面)
原本PDFを直接閲覧、または図面をクリックして全画面拡大1. 実装3D外観モデルREPRESENTATIVE
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
パッケージ正規ピン配置 (11ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
DFN-10(3x3) · 3.00×3.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
IPC-7351B パッド (11 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (9 点 · 1/1 ページ)
CH570 / CH572 シリーズの切り抜きなし原本図面 9 点中 1–9 点目を表示
P1 · p01_fig01247×133px
P3 · p03_fig011459×1448px
P3 · p03_fig02893×576px
P4 · p04_fig011266×490px
P4 · p04_fig021462×1943px
P4 · p04_fig01P4
P44 · p44_fig011680×312px
P44 · p44_fig021713×2342px
P44 · p44_fig01P44
電気仕様 & 部品詳細スペック (CH570Q)
データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)詳細概要:CH570Q (DFN-10(3x3)) は 10 ピンの標準電子部品・コネクタで、パッケージ外形は 3.00 × 3.00 × 0.85 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、Bluetooth / BLE, USB, SPI, I2C, PWM, RTC/CLK, SWD/JTAG, UART インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
16MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
3.00 × 3.00 × 0.85 mm (A1=0.03 mm)
パッケージ系列: DFN (DFN-10(3x3))
ピン数・リードピッチN / e
10 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
Bluetooth / BLE, USB, SPI, I2C, PWM, RTC/CLK, SWD/JTAG, UART
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。
5点工業規格検証
ファイル出力前の自動幾何・電気チェックIEEE-315 シンボル11 ピン自動バス分類
IPC-7351B フットプリント11 パッド · ピッチ 0.50mm
IPC-7525 60% はんだペースト開口EPAD 2.50×1.60mm メッシュ分割
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
実機検証 & コミュニティ技術レビュー
データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース5.00 PCB Verified
IPC-7351B
同一データシートを共有するパッケージ違いやバリアントを選択同系列ファミリー & 同一データシート部品 — CH570 / CH572 (3)
DFN-10-EP(3x3) · 11P
QFN-20-EP(3x3) · 21P
機械寸法 & ランドパターン (DFN-10(3x3))
データシートから抽出・IPC-7351B 準拠標準化パッケージ外形 (D × E)Nominal
3.00 × 3.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.85mm · e=0.50mm
パッド寸法 (W × L)Level B
0.25 × 0.65 mm
ピン数 / 総パッド数Topology
11P / 11Pad (DUAL_ROW)
推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)
標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番| 部品記号 / 代替型番 | 定数 / パッケージ | 役割 & PCB レイアウトルール |
|---|---|---|
| N/A BOM | 応用回路に準拠 DFN-10(3x3) | 定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。 |
技術的なよくある質問 (FAQ) — CH570Q (DFN-10(3x3))
ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答CH570Q (DFN-10(3x3)) のピン配置 (Pinout) および電源電圧仕様は？
WCH 製 CH570Q (DFN-10(3x3) パッケージ) は全 11 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (VDD33: 電源供給入力 (VDD33 — 3.3V / 5.0V Standard Logic)), 2 (PA0: マルチプレクスI/O・ペリフェラル端子 PA0 (UART, I2C, SWD/JTAG)), 3 (PA1: マルチプレクスI/O・ペリフェラル端子 PA1 (UART, I2C, SWD/JTAG)), 4 (PA7: マルチプレクスI/O・ペリフェラル端子 PA7 (UART, SPI, PWM)), 5 (PA7/T4/TMR: マルチプレクスI/O・ペリフェラル端子 PA7/T4/TMR (General)), 6 (XI: マルチプレクスI/O・ペリフェラル端子 XI (RTC/CLK))。
CH570Q の IPC-7351B 準拠 PCB フットプリント寸法は？
データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH570Q (DFN-10(3x3)) の本体外形は 3.00 × 3.00 mm、ピッチ e = 0.50 mm、合計 11 パッドで構成されています（中央放熱パッド EPAD 2.50 × 1.60 mm、IPC-7525 60% 開口ペーストマスク付き）。
CH570Q の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？
このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH570Q (WCH, DFN-10(3x3)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。
静的リファレンス付録：ピン配置表 (11 ピン) & CH570 / CH572 シリーズバリエーション静的テーブルを開く
| ピン番号 (Pin #) | 信号名 (Signal Name) | 電気種別 (Type) | 機能説明 & 回路設計上の注意 |
|---|---|---|---|
| 1 | VDD33 | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD33、最大定格: 5.5V) です。 |
| 2 | PA0 | Digital_IO | 信号端子 PA0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA0。対応バス/インターフェース: UART, I2C, SWD/JTAG。 |
| 3 | PA1 | Digital_IO | 信号端子 PA1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA1。対応バス/インターフェース: UART, I2C, SWD/JTAG。 |
| 4 | PA7 | Digital_IO | 信号端子 PA7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA7。対応バス/インターフェース: UART, SPI, PWM。 |
| 5 | PA7/T4/TMR | Digital_IO | 信号端子 PA7/T4/TMR（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA7/T4/TMR。対応バス/インターフェース: General。 |
| 6 | XI | Digital_IO | 信号端子 XI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XI。対応バス/インターフェース: RTC/CLK。 |
| 7 | GND | GND | 内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。 |
| 8 | V5 | Digital_IO | 信号端子 V5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: V5。対応バス/インターフェース: General。 |
| 9 | PA9 | Digital_IO | 信号端子 PA9（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA9。対応バス/インターフェース: UART, I2C。 |
| 10 | PA8 | Digital_IO | 信号端子 PA8（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA8。対応バス/インターフェース: UART, I2C, PWM。 |
| 11 | PA0 | Digital_IO | 信号端子 PA0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA0。対応バス/インターフェース: UART, SWD/JTAG。 |