DFN-10(3x3) · 11P
Sơ đồ Chân Đồng bộ Symbol/2D/3D (11/11)
Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D| Chân | Ký hiệu | Loại | Chức năng (VI) |
|---|---|---|---|
| 1 | VDD33 | Power | Chân cấp nguồn dương (VDD33 — 3.3V / 5.0V Standard Logic) |
| 2 | PA0 | I/O | Chân Đa năng Vào/Ra & Ngoại vi PA0 (UART, I2C, SWD/JTAG) |
| 3 | PA1 | I/O | Chân Đa năng Vào/Ra & Ngoại vi PA1 (UART, I2C, SWD/JTAG) |
| 4 | PA7 | I/O | Chân Đa năng Vào/Ra & Ngoại vi PA7 (UART, SPI, PWM) |
| 5 | PA7/T4/TMR | I/O | Chân Đa năng Vào/Ra & Ngoại vi PA7/T4/TMR (General) |
| 6 | XI | I/O | Chân Đa năng Vào/Ra & Ngoại vi XI (RTC/CLK) |
| 7 | GND | GND | Chân Mass Tham chiếu (GND) |
| 8 | V5 | I/O | Chân Đa năng Vào/Ra & Ngoại vi V5 (General) |
| 9 | PA9 | I/O | Chân Đa năng Vào/Ra & Ngoại vi PA9 (UART, I2C) |
| 10 | PA8 | I/O | Chân Đa năng Vào/Ra & Ngoại vi PA8 (UART, I2C, PWM) |
| 11 | PA0 | I/O | Chân Đa năng Vào/Ra & Ngoại vi PA0 (UART, SWD/JTAG) |
PIN 1 VDD33
PowerChân cấp nguồn dương (VDD33 — 3.3V / 5.0V Standard Logic)
Lưu ý thiết kế: 如果是单 一3 .3V电源供电 ，则VDD33引脚输入额定3 .3V 电源 V5引脚悬空或与VDD33引脚短接 ， 。
Tinh chỉnh Mật độ Hàn IPC-7351B & Span C/G/Z
Trình Xem PDF Datasheet Trực Tiếp & Bản vẽ Kỹ thuật (6 Bản vẽ Chuẩn + 9 Hình Trích xuất)
Đọc trực tiếp tài liệu PDF Datasheet gốc ngay trên trang hoặc nhấn vào từng bản vẽ để phóng to toàn màn hình1. Ảnh 3D Thân Vỏ Thực tếREPRESENTATIVE
Mô hình khối 3D chi tiếtPhóng to ›
2. Sơ đồ Chân Chuẩn (Top View)CLEANROOM PINOUT
Đúng kiểu vỏ chuẩn (11 chân)Phóng to ›
3. Sơ đồ Chân PDF Gốc (Nguyên bản)PDF PINOUT
Bản vẽ Pinout Datasheet không cắt nhỏPhóng to ›
4. Bản vẽ Kích thước Vỏ (D×E×A)PACKAGE DIMENSIONS
DFN-10(3x3) · 3.00×3.00mm · Pitch 0.50mmPhóng to ›
5. Bản vẽ Footprint Khuyến nghịLAND PATTERN
IPC-7351B Land Pattern (11 Pads)Phóng to ›
6. Mạch Nguyên lý Ứng dụngSCHEMATIC
Typical Application SchematicPhóng to ›
Thư viện Sơ đồ Chân & Bản vẽ Kỹ thuật Nguyên bản từ PDF Datasheet (9 hình · Trang 1/1)
Hiển thị hình 1–9 trên 9 hình nguyên bản (không cắt nhỏ mất chân) của dòng chip CH570 / CH572
P1 · p01_fig01247×133px
P3 · p03_fig011459×1448px
P3 · p03_fig02893×576px
P4 · p04_fig011266×490px
P4 · p04_fig021462×1943px
P4 · p04_fig01P4
P44 · p44_fig011680×312px
P44 · p44_fig021713×2342px
P44 · p44_fig01P44
Thông số Kỹ thuật & Chi tiết Linh kiện (CH570Q)
Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet (VI)Mô tả chi tiết:CH570Q (DFN-10(3x3)) là linh kiện điện tử & kết nối tiêu chuẩn 11 chân, kích thước bao hình cơ khí 3.00 × 3.00 × 0.85 mm (bước chân e = 0.50 mm). Hoạt động trong dải điện áp 1.8V ~ 5.5V (Theo Datasheet), dải nhiệt độ -40°C ~ +85°C (Industrial Grade), tích hợp giao thức Bluetooth / BLE, USB, SPI, I2C, PWM, RTC/CLK, SWD/JTAG, UART.
Điện áp nguồn hoạt độngV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
Cần tụ lọc Ceramic X7R 100nF + 10µF sát chân nguồn
Dải nhiệt độ làm việcT_A
-40°C ~ +85°C (Industrial Grade)
Chuẩn công nghiệp; T_J(max) = +125°C
Xung nhịp / Tần số hoạt độngf_CLK / f_RF
16MHz
Trích xuất từ bảng thông số PDF gốc
Dòng điện & Công suất định mứcI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Tuân thủ giới hạn dòng từng chân
Kích thước Vỏ đóng gói (D × E × A)D × E × A
3.00 × 3.00 × 0.85 mm (A1=0.03 mm)
Họ đóng gói: DFN (DFN-10(3x3))
Số lượng chân & Bước chânN / e
10 Pins | Pitch e = 0.50 mm (19.7 mil)
Chuẩn hóa tọa độ Tâm-Tâm (Span C) theo IPC-7351B
Giao thức Ngoại vi Tích hợpBuses
Bluetooth / BLE, USB, SPI, I2C, PWM, RTC/CLK, SWD/JTAG, UART
Đồng bộ tự động với Sơ đồ chân & Ký hiệu nguyên lý
Tiêu chuẩn Hàn & Chống ẩmIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% kem hàn cửa sổ (Windowed Stencil) cho EPAD
Cảnh báo an toàn kỹ thuật: Kiểm tra kỹ vị trí chấm Pin 1 (vát góc 45°) trên Silkscreen trước khi đưa vào lò hàn Reflow.
Cảnh báo an toàn kỹ thuật: Đảm bảo vía tản nhiệt (Thermal Vias Ø0.3mm) nối thẳng xuống lớp GND Plane để hạ trở nhiệt RθJA.
Kiểm định 5 Chuẩn
Đánh giá tự động trước khi xuất fileIEEE-315 Symbol11 chân phân nhóm tự động
IPC-7351B Land Pattern11 pads · Pitch 0.50mm
IPC-7525 Kem hàn 60%EPAD 2.50×1.60mm chia cửa sổ
DFM JLCPCB / PCBWayKhe hở Pad min: 0.25mm
3D STEP AP214 & GLBKhớp gốc tọa độ (0,0,0)
Xác nhận Mạch Thật & Đánh giá Kỹ thuật
Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet5.00 PCB Verified
IPC-7351B
Chọn mã biến thể hoặc phiên bản đóng gói khác trong cùng DatasheetCác Biến thể Cùng Họ Chip & Datasheet — CH570 / CH572 (3)
DFN-10-EP(3x3) · 11P
QFN-20-EP(3x3) · 21P
Kích thước Cơ khí & Land Pattern (DFN-10(3x3))
Trích xuất từ Datasheet & chuẩn hóa IPC-7351BThân vỏ (D × E)Nominal
3.00 × 3.00 mm
Chiều cao (A) & Pitch (e)IPC-7351B
A=0.85mm · e=0.50mm
Kích thước Pad (W × L)Level B
0.25 × 0.65 mm
Số chân / Tổng số PadTopology
11P / 11Pad (DUAL_ROW)
BOM Ngoại vi Khuyến nghị & Mã IC Tương đương (Drop-in)
Linh kiện thụ động đi kèm theo sơ đồ nguyên lý tiêu chuẩn và các mã thay thế tương thích chân 1:1| Ký hiệu / Mã thay thế | Giá trị / Kiểu vỏ | Vai trò & Quy tắc Bố trí PCB (Layout Rule) |
|---|---|---|
| N/A BOM | Theo mạch ứng dụng DFN-10(3x3) | Đảm bảo bề rộng đường mạch phù hợp dòng định mức và tuân thủ khoảng cách cách điện IPC-2221. |
Câu hỏi Kỹ thuật Thường gặp (FAQ) — CH570Q (DFN-10(3x3))
Giải đáp nhanh về sơ đồ chân Pinout, kích thước Land Pattern IPC-7351B và định dạng tệp CADSơ đồ chân (Pinout) và thông số điện áp của CH570Q (DFN-10(3x3)) như thế nào?
Linh kiện CH570Q do WCH sản xuất đóng gói kiểu DFN-10(3x3) gồm 11 chân với bước chân (pitch) 0.50 mm. Các chân tiêu biểu gồm: 1 (VDD33: Chân cấp nguồn dương (VDD33 — 3.3V / 5.0V Standard Logic)), 2 (PA0: Chân Đa năng Vào/Ra & Ngoại vi PA0 (UART, I2C, SWD/JTAG)), 3 (PA1: Chân Đa năng Vào/Ra & Ngoại vi PA1 (UART, I2C, SWD/JTAG)), 4 (PA7: Chân Đa năng Vào/Ra & Ngoại vi PA7 (UART, SPI, PWM)), 5 (PA7/T4/TMR: Chân Đa năng Vào/Ra & Ngoại vi PA7/T4/TMR (General)), 6 (XI: Chân Đa năng Vào/Ra & Ngoại vi XI (RTC/CLK)).
Kích thước Footprint chuẩn IPC-7351B của CH570Q là bao nhiêu?
Theo bản vẽ cơ khí Datasheet và chuẩn hóa toán học IPC-7351B (Density Level B Nominal), thân vỏ CH570Q (DFN-10(3x3)) có kích thước danh định 3.00 × 3.00 mm, bước chân e = 0.50 mm, tổng số 11 pad đồng kèm pad tản nhiệt trung tâm (EPAD) 2.50 × 1.60 mm chia lưới kem hàn 60% theo IPC-7525.
Tải thư viện KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) và mô hình 3D STEP cho CH570Q ở đâu?
Bạn có thể tải trực tiếp và miễn phí (giấy phép mở CERN-OHL-P-2.0) toàn bộ gói thư viện CAD đã hậu kiểm của CH570Q (WCH, DFN-10(3x3)) ngay trên trang này, bao gồm: KiCad 8 Footprint (.kicad_mod), KiCad Schematic Symbol (.kicad_sym), Autodesk Fusion 360 / Eagle (.lbr), và mô hình 3D MCAD (.STEP AP214 & WebGL .GLB).
Phụ lục Tra cứu Tĩnh: Bảng Pinout (11 chân) & Liên kết Biến thể Họ CH570 / CH572Mở rộng bảng tĩnh
| Số Chân (Pin #) | Tên Tín hiệu (Signal Name) | Loại Điện học (Type) | Mô tả Chức năng & Lưu ý Thiết kế Mạch |
|---|---|---|---|
| 1 | VDD33 | Power_In | Chân cấp nguồn dương (VDD33) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V). |
| 2 | PA0 | Digital_IO | Chân tín hiệu PA0 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): PA0. Giao thức hỗ trợ: UART, I2C, SWD/JTAG. |
| 3 | PA1 | Digital_IO | Chân tín hiệu PA1 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): PA1. Giao thức hỗ trợ: UART, I2C, SWD/JTAG. |
| 4 | PA7 | Digital_IO | Chân tín hiệu PA7 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): PA7. Giao thức hỗ trợ: UART, SPI, PWM. |
| 5 | PA7/T4/TMR | Digital_IO | Chân tín hiệu PA7/T4/TMR (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): PA7/T4/TMR. Giao thức hỗ trợ: General. |
| 6 | XI | Digital_IO | Chân tín hiệu XI (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): XI. Giao thức hỗ trợ: RTC/CLK. |
| 7 | GND | GND | Chân nối đất (GND — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC. |
| 8 | V5 | Digital_IO | Chân tín hiệu V5 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): V5. Giao thức hỗ trợ: General. |
| 9 | PA9 | Digital_IO | Chân tín hiệu PA9 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): PA9. Giao thức hỗ trợ: UART, I2C. |
| 10 | PA8 | Digital_IO | Chân tín hiệu PA8 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): PA8. Giao thức hỗ trợ: UART, I2C, PWM. |
| 11 | PA0 | Digital_IO | Chân tín hiệu PA0 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): PA0. Giao thức hỗ trợ: UART, SWD/JTAG. |