ChipDocs.org
⌘K
2284 部品PDFアップロード
CH572D (QFN-20-EP(3x3)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH572D

WCHID: C46597863QFN-20-EP(3x3) · 21 ピン · Pitch 0.40mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · CH572D (QFN-20-EP(3x3))1VDD332PA03PA14PA75ANT6XI7GND8V59PA910PA811PA021ep20PA219NC18PA11/R7/T617PA10/R6/T716PA715PA614PA513PA412PA1Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.220.315.210.25.10-5.1-10.2-15.2-20.3mm
2. 2Dフットプリント
123456789101112131415161718192021E=3.00mm · Pitch e=0.40mmD=3.00mm-4-3-2-10123443210-1-2-3-4mm
3. 3Dモデル
パッケージ外形: 3.00mm × 3.00mm · ピッチ: 0.40mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (21/21)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1VDD33Power電源供給入力 (VDD33 — 3.3V / 5.0V Standard Logic)
2PA0I/OマルチプレクスI/O・ペリフェラル端子 PA0 (UART, I2C, SWD/JTAG)
3PA1I/OマルチプレクスI/O・ペリフェラル端子 PA1 (UART, I2C, SWD/JTAG)
4PA7I/OマルチプレクスI/O・ペリフェラル端子 PA7 (UART, SPI, PWM)
5ANTI/OマルチプレクスI/O・ペリフェラル端子 ANT (General)
6XII/OマルチプレクスI/O・ペリフェラル端子 XI (RTC/CLK)
7GNDGNDグラウンド基準端子 (GND)
8V5I/OマルチプレクスI/O・ペリフェラル端子 V5 (General)
9PA9I/OマルチプレクスI/O・ペリフェラル端子 PA9 (UART, I2C)
10PA8I/OマルチプレクスI/O・ペリフェラル端子 PA8 (UART, I2C, PWM)
11PA0I/OマルチプレクスI/O・ペリフェラル端子 PA0 (UART, SWD/JTAG)
12PA1I/OマルチプレクスI/O・ペリフェラル端子 PA1 (UART, I2C, SWD/JTAG)
13PA4I/OマルチプレクスI/O・ペリフェラル端子 PA4 (PWM)
14PA5I/OマルチプレクスI/O・ペリフェラル端子 PA5 (SPI, I2C)
15PA6I/OマルチプレクスI/O・ペリフェラル端子 PA6 (UART, SPI, I2C)
16PA7I/OマルチプレクスI/O・ペリフェラル端子 PA7 (UART, SPI, PWM)
17PA10/R6/T7I/OマルチプレクスI/O・ペリフェラル端子 PA10/R6/T7 (General)
18PA11/R7/T6I/OマルチプレクスI/O・ペリフェラル端子 PA11/R7/T6 (General)
19NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
20PA2I/OマルチプレクスI/O・ペリフェラル端子 PA2 (UART, I2C)
21epGND露出サーマルパッド・グラウンド (ep)
PIN 1 VDD33
Power
電源供給入力 (VDD33 — 3.3V / 5.0V Standard Logic)
設計上の注意点: 如果是单 一3 .3V电源供电 ，则VDD33引脚输入额定3 .3V 电源 V5引脚悬空或与VDD33引脚短接 ， 。
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 6 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: CH572D (WCH · QFN-20-EP(3x3))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
CH572D (QFN-20-EP(3x3)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
CH572D (QFN-20-EP(3x3)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (21ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
CH572D (QFN-20-EP(3x3)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
CH572D (QFN-20-EP(3x3)) - 4. パッケージ外形寸法図 (D×E×A)
QFN-20-EP(3x3) · 3.00×3.00mm · ピッチ 0.40mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
CH572D (QFN-20-EP(3x3)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (21 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
CH572D (QFN-20-EP(3x3)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (6 点 · 1/1 ページ)
CH570 / CH572 シリーズの切り抜きなし原本図面 6 点中 1–6 点目を表示
P1 · p01_fig01247×133px
CH572D (QFN-20-EP(3x3)) — 概述
概述
P3 · p03_fig011459×1448px
CH572D (QFN-20-EP(3x3)) — CH572R
CH572R
P3 · p03_fig02893×576px
CH572D (QFN-20-EP(3x3)) — V1.0 1
V1.0 1
P4 · p04_fig011266×490px
CH572D (QFN-20-EP(3x3)) — CH572/CH570 数据手册 https://wch.cn
CH572/CH570 数据手册 https://wch.cn
P4 · p04_fig021462×1943px
CH572D (QFN-20-EP(3x3)) — V1.0 2
V1.0 2
P4 · p04_fig01P4
CH572D (QFN-20-EP(3x3)) — Datasheet Page 4 (p04_fig01)
Datasheet Page 4 (p04_fig01)

電気仕様 & 部品詳細スペック (CH572D)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:CH572D (QFN-20-EP(3x3)) は 20 ピンの標準電子部品・コネクタで、パッケージ外形は 3.00 × 3.00 × 0.85 mm（ピンピッチ e = 0.40 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、Bluetooth / BLE, USB, SPI, I2C, PWM, RTC/CLK, SWD/JTAG, UART インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
16MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
3.00 × 3.00 × 0.85 mm (A1=0.03 mm)
パッケージ系列: QFN (QFN-20-EP(3x3))
ピン数・リードピッチN / e
20 Pins | Pitch e = 0.40 mm (15.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
Bluetooth / BLE, USB, SPI, I2C, PWM, RTC/CLK, SWD/JTAG, UART
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル21 ピン自動バス分類
OK
IPC-7351B フットプリント21 パッド · ピッチ 0.40mm
OK
IPC-7525 60% はんだペースト開口EPAD 1.70×1.70mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (QFN-20-EP(3x3))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
3.00 × 3.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.85mm · e=0.40mm
パッド寸法 (W × L)Level B
0.28 × 0.80 mm
ピン数 / 総パッド数Topology
21P / 21Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
QFN-20-EP(3x3)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — CH572D (QFN-20-EP(3x3))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

CH572D (QFN-20-EP(3x3)) のピン配置 (Pinout) および電源電圧仕様は？

WCH 製 CH572D (QFN-20-EP(3x3) パッケージ) は全 21 ピン構成で、ピンピッチは 0.40 mm です。主なピン：1 (VDD33: 電源供給入力 (VDD33 — 3.3V / 5.0V Standard Logic)), 2 (PA0: マルチプレクスI/O・ペリフェラル端子 PA0 (UART, I2C, SWD/JTAG)), 3 (PA1: マルチプレクスI/O・ペリフェラル端子 PA1 (UART, I2C, SWD/JTAG)), 4 (PA7: マルチプレクスI/O・ペリフェラル端子 PA7 (UART, SPI, PWM)), 5 (ANT: マルチプレクスI/O・ペリフェラル端子 ANT (General)), 6 (XI: マルチプレクスI/O・ペリフェラル端子 XI (RTC/CLK))。

CH572D の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH572D (QFN-20-EP(3x3)) の本体外形は 3.00 × 3.00 mm、ピッチ e = 0.40 mm、合計 21 パッドで構成されています（中央放熱パッド EPAD 1.70 × 1.70 mm、IPC-7525 60% 開口ペーストマスク付き）。

CH572D の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH572D (WCH, QFN-20-EP(3x3)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (21 ピン) & CH570 / CH572 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1VDD33Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD33、最大定格: 5.5V) です。
2PA0Digital_IO信号端子 PA0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA0。対応バス/インターフェース: UART, I2C, SWD/JTAG。
3PA1Digital_IO信号端子 PA1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA1。対応バス/インターフェース: UART, I2C, SWD/JTAG。
4PA7Digital_IO信号端子 PA7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA7。対応バス/インターフェース: UART, SPI, PWM。
5ANTRF_50Ohm信号端子 ANT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: ANT。対応バス/インターフェース: General。
6XIDigital_IO信号端子 XI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XI。対応バス/インターフェース: RTC/CLK。
7GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
8V5Digital_IO信号端子 V5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: V5。対応バス/インターフェース: General。
9PA9Digital_IO信号端子 PA9（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA9。対応バス/インターフェース: UART, I2C。
10PA8Digital_IO信号端子 PA8（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA8。対応バス/インターフェース: UART, I2C, PWM。
11PA0Digital_IO信号端子 PA0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA0。対応バス/インターフェース: UART, SWD/JTAG。
12PA1Digital_IO信号端子 PA1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA1。対応バス/インターフェース: UART, I2C, SWD/JTAG。
13PA4Digital_IO信号端子 PA4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA4。対応バス/インターフェース: PWM。
14PA5Digital_IO信号端子 PA5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA5。対応バス/インターフェース: SPI, I2C。
15PA6Digital_IO信号端子 PA6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA6。対応バス/インターフェース: UART, SPI, I2C。
16PA7Digital_IO信号端子 PA7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA7。対応バス/インターフェース: UART, SPI, PWM。
17PA10/R6/T7Digital_IO信号端子 PA10/R6/T7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA10/R6/T7。対応バス/インターフェース: General。
18PA11/R7/T6Digital_IO信号端子 PA11/R7/T6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA11/R7/T6。対応バス/インターフェース: General。
19NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
20PA2Digital_IO信号端子 PA2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA2。対応バス/インターフェース: UART, I2C。
21epGNDパッケージ底面の露出放熱パッド (ep)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。
探索部品パッケージメーカーアップロード