DFN-10(3x3) · 11P
引脚定义三维联动 (Symbol / 2D / 3D) (11/11)
点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示| 引脚 | 符号 | 类型 | 功能说明 (ZH) |
|---|---|---|---|
| 1 | VDD33 | Power | 正电源供电引脚 (VDD33 — 3.3V / 5.0V Standard Logic) |
| 2 | PA0 | I/O | 多功能复用 I/O 与外设引脚 PA0 (UART, I2C, SWD/JTAG) |
| 3 | PA1 | I/O | 多功能复用 I/O 与外设引脚 PA1 (UART, I2C, SWD/JTAG) |
| 4 | PA7 | I/O | 多功能复用 I/O 与外设引脚 PA7 (UART, SPI, PWM) |
| 5 | PA7/T4/TMR | I/O | 多功能复用 I/O 与外设引脚 PA7/T4/TMR (General) |
| 6 | XI | I/O | 多功能复用 I/O 与外设引脚 XI (RTC/CLK) |
| 7 | GND | GND | 电源参考地引脚 (GND) |
| 8 | V5 | I/O | 多功能复用 I/O 与外设引脚 V5 (General) |
| 9 | PA9 | I/O | 多功能复用 I/O 与外设引脚 PA9 (UART, I2C) |
| 10 | PA8 | I/O | 多功能复用 I/O 与外设引脚 PA8 (UART, I2C, PWM) |
| 11 | PA0 | I/O | 多功能复用 I/O 与外设引脚 PA0 (UART, SWD/JTAG) |
PIN 1 VDD33
Power正电源供电引脚 (VDD33 — 3.3V / 5.0V Standard Logic)
PCB布线建议: 如果是单 一3 .3V电源供电 ，则VDD33引脚输入额定3 .3V 电源 V5引脚悬空或与VDD33引脚短接 ， 。
IPC-7351B 焊接密度与跨距 C/G/Z 调整
规格书PDF在线浏览与工程图画廊 (6 标准工程图 + 9 提取细节图)
直接在页面内查阅原厂PDF文档，或点击图纸全屏放大查看细节1. 3D真实封装照片级模型REPRESENTATIVE
高精度实体渲染放大 ›
2. 标准引脚分布图 (Top View)CLEANROOM PINOUT
准确封装引脚分布 (11 引脚)放大 ›
3. 原厂规格书引脚图PDF PINOUT
无损原始引脚图放大 ›
4. 封装机械外形图 (D×E×A)PACKAGE DIMENSIONS
DFN-10(3x3) · 3.00×3.00mm · 节距 0.50mm放大 ›
5. 推荐PCB焊盘图LAND PATTERN
IPC-7351B 焊盘 (11 Pads)放大 ›
6. 典型应用原理图SCHEMATIC
Typical Application Schematic放大 ›
Datasheet 原始引脚图与技术图纸库 (9 张图纸 · 第 1/1 页)
显示第 1–9 张，共 9 张完整原图 (来自 CH570 / CH572 系列)
P1 · p01_fig01247×133px
P3 · p03_fig011459×1448px
P3 · p03_fig02893×576px
P4 · p04_fig011266×490px
P4 · p04_fig021462×1943px
P4 · p04_fig01P4
P44 · p44_fig011680×312px
P44 · p44_fig021713×2342px
P44 · p44_fig01P44
电气参数与元器件规格详情 (CH570Q)
基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口 (ZH)详细概述:CH570Q (DFN-10(3x3)) 是一款 10 引脚的标准电子与连接器元件，机械封装尺寸为 3.00 × 3.00 × 0.85 mm（引脚间距 e = 0.50 mm）。工作电压范围 1.8V ~ 5.5V (Theo Datasheet)，工作温度 -40°C ~ +85°C (Industrial Grade)，内置 Bluetooth / BLE, USB, SPI, I2C, PWM, RTC/CLK, SWD/JTAG, UART 通信接口。
工作电源电压范围V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
请在电源引脚 2mm 内布置 100nF + 10µF X7R 去耦电容
工作环境温度范围T_A
-40°C ~ +85°C (Industrial Grade)
工业级温度规范；最高结温 T_J(max) = +125°C
时钟与射频工作频率f_CLK / f_RF
16MHz
源自数据手册电气参数表
额定电流与功耗参数I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
请严格遵守单引脚最大电流限制
机械封装外廓尺寸D × E × A
3.00 × 3.00 × 0.85 mm (A1=0.03 mm)
封装类型：DFN (DFN-10(3x3))
引脚总数与中心间距N / e
10 Pins | Pitch e = 0.50 mm (19.7 mil)
基于 IPC-7351B 中心距 C 数学归一化
内置外设与总线接口Buses
Bluetooth / BLE, USB, SPI, I2C, PWM, RTC/CLK, SWD/JTAG, UART
与原理图符号、2D 焊盘及 3D 模型四向同步
回流焊与潮敏等级规范IPC / MSL
IPC-7351B Level B | J-STD-020 (峰值 260°C) | MSL-3
底部散热焊盘采用 60% 网格钢网开窗防气泡
工程安全警示: SMT 贴片前请核对丝印层第 1 引脚斜角标识。
工程安全警示: 底部散热焊盘需通过 Ø0.3mm 散热过孔阵列连接至内层完整 GND 铜皮。
5项工业标准验证
导出文件前自动执行几何与电气校验IEEE-315 原理图符号11 个引脚自动按总线分组
IPC-7351B 封装焊盘11 个焊盘 · 节距 0.50mm
IPC-7525 60% 钢网开窗EPAD 2.50×1.60mm 网格开窗
DFM 可制造性规则 (JLCPCB / PCBWay)焊盘最小间距: 0.25mm
3D STEP AP214 & GLB原点完全对齐 (0,0,0)
实物验证与工程师技术评价
基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口5.00 PCB Verified
IPC-7351B
选择同系列的其他封装版本或后缀型号同系列衍生型号与共享规格书器件 — CH570 / CH572 (3)
DFN-10-EP(3x3) · 11P
QFN-20-EP(3x3) · 21P
机械外形尺寸与焊盘 (Land Pattern) (DFN-10(3x3))
由芯片数据手册提取并按 IPC-7351B 规范化封装本体尺寸 (D × E)Nominal
3.00 × 3.00 mm
封装高度 (A) 与引脚间距 (e)IPC-7351B
A=0.85mm · e=0.50mm
焊盘尺寸 (W × L)Level B
0.25 × 0.65 mm
引脚数 / 总焊盘数Topology
11P / 11Pad (DUAL_ROW)
推荐外围 BOM 器件与原位替代料号 (Drop-in)
标准应用电路伴随无源器件及引脚 1:1 兼容替代型号| 位号 / 替代型号 | 参数值 / 封装 | 电路作用与 PCB 布局规则 (Layout Rule) |
|---|---|---|
| N/A BOM | 按应用电路选取 DFN-10(3x3) | 按额定负载电流计算走线宽度，并遵循 IPC-2221 电气间隙规范。 |
工程技术常见问题 (FAQ) — CH570Q (DFN-10(3x3))
关于引脚定义、IPC-7351B 焊盘尺寸及 CAD 格式导出的快速解答CH570Q (DFN-10(3x3)) 的引脚排列 (Pinout) 与供电电压参数是什么？
WCH 生产的 CH570Q 采用 DFN-10(3x3) 封装，共 11 脚，引脚间距 0.50 mm。主要引脚包括：1 (VDD33: 正电源供电引脚 (VDD33 — 3.3V / 5.0V Standard Logic)), 2 (PA0: 多功能复用 I/O 与外设引脚 PA0 (UART, I2C, SWD/JTAG)), 3 (PA1: 多功能复用 I/O 与外设引脚 PA1 (UART, I2C, SWD/JTAG)), 4 (PA7: 多功能复用 I/O 与外设引脚 PA7 (UART, SPI, PWM)), 5 (PA7/T4/TMR: 多功能复用 I/O 与外设引脚 PA7/T4/TMR (General)), 6 (XI: 多功能复用 I/O 与外设引脚 XI (RTC/CLK))。
CH570Q 的 IPC-7351B 标准 PCB 封装焊盘尺寸是多少？
依据数据手册机械尺寸及 IPC-7351B Level B (中等密度) 规范，CH570Q (DFN-10(3x3)) 本体轮廓为 3.00 × 3.00 mm，引脚间距 e = 0.50 mm，共计 11 个铜箔焊盘，附带中心散热焊盘 (EPAD) 2.50 × 1.60 mm (遵循 IPC-7525 60% 钢网开窗)。
哪里可以下载 CH570Q 的 KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr) 与 3D STEP 模型？
您可以在本页面免费下载基于 CERN-OHL-P-2.0 开源硬件协议且通过几何校验的 CH570Q (WCH, DFN-10(3x3)) 完整 CAD 库，包含 KiCad 8 封装、原理图符号、Fusion 360 / Eagle (.lbr) 以及 3D STEP AP214 / WebGL GLB 模型。
静态索引附录：引脚分配表 (11 脚) 与 CH570 / CH572 系列同族变体展开静态数据表
| 引脚编号 (Pin #) | 信号名称 (Signal Name) | 电气类型 (Type) | 功能说明与 PCB 设计建议 |
|---|---|---|---|
| 1 | VDD33 | Power_In | 主供电输入引脚 (VDD33)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。 |
| 2 | PA0 | Digital_IO | 信号引脚 PA0（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PA0。支持总线接口：UART, I2C, SWD/JTAG。 |
| 3 | PA1 | Digital_IO | 信号引脚 PA1（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PA1。支持总线接口：UART, I2C, SWD/JTAG。 |
| 4 | PA7 | Digital_IO | 信号引脚 PA7（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PA7。支持总线接口：UART, SPI, PWM。 |
| 5 | PA7/T4/TMR | Digital_IO | 信号引脚 PA7/T4/TMR（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PA7/T4/TMR。支持总线接口：General。 |
| 6 | XI | Digital_IO | 信号引脚 XI（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：XI。支持总线接口：RTC/CLK。 |
| 7 | GND | GND | 0V 接地回路引脚 (GND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。 |
| 8 | V5 | Digital_IO | 信号引脚 V5（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：V5。支持总线接口：General。 |
| 9 | PA9 | Digital_IO | 信号引脚 PA9（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PA9。支持总线接口：UART, I2C。 |
| 10 | PA8 | Digital_IO | 信号引脚 PA8（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PA8。支持总线接口：UART, I2C, PWM。 |
| 11 | PA0 | Digital_IO | 信号引脚 PA0（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PA0。支持总线接口：UART, SWD/JTAG。 |