![CH634W6G (QFN-64-EP(8x8)) — 3.1 QFN56 [QFN-76(9x9)]](/api/v1/assets/C46061836/extracted/figures/p27_fig01.png)
QFN-64-EP(8x8) · 65P
동기화된 핀아웃 (Symbol / 2D / 3D) (65/65)
핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다| 핀 | 기호 | 유형 | 기능 설명 (KO) |
|---|---|---|---|
| 1 | P3_SS_TXB | I/O | 다중화 I/O 및 주변장치 핀 P3_SS_TXB (General) |
| 2 | P3_SS_TXA | I/O | 다중화 I/O 및 주변장치 핀 P3_SS_TXA (General) |
| 3 | P3_VDD12 | Power | 전원 공급 입력 핀 (P3_VDD12 — 3.3V / 5.0V Standard Logic) |
| 4 | P3_SS_RXB | I/O | 다중화 I/O 및 주변장치 핀 P3_SS_RXB (General) |
| 5 | P3_SS_RXA | I/O | 다중화 I/O 및 주변장치 핀 P3_SS_RXA (General) |
| 6 | P3_HS_DP | I/O | 다중화 I/O 및 주변장치 핀 P3_HS_DP (General) |
| 7 | P3_HS_DM | I/O | 다중화 I/O 및 주변장치 핀 P3_HS_DM (General) |
| 8 | NC | I/O | 다중화 I/O 및 주변장치 핀 NC (General) |
| 9 | P4_HS_DP | I/O | 다중화 I/O 및 주변장치 핀 P4_HS_DP (General) |
| 10 | P4_HS_DM | I/O | 다중화 I/O 및 주변장치 핀 P4_HS_DM (General) |
| 11 | P4_SS_TXB | I/O | 다중화 I/O 및 주변장치 핀 P4_SS_TXB (General) |
| 12 | P4_SS_TXA | I/O | 다중화 I/O 및 주변장치 핀 P4_SS_TXA (General) |
| 13 | P4_VDD12 | Power | 전원 공급 입력 핀 (P4_VDD12 — 3.3V / 5.0V Standard Logic) |
| 14 | P4_SS_RXB | I/O | 다중화 I/O 및 주변장치 핀 P4_SS_RXB (General) |
| 15 | P4_SS_RXA | I/O | 다중화 I/O 및 주변장치 핀 P4_SS_RXA (General) |
| 16 | GND | GND | 접지 기준 핀 (GND) |
| 17 | VFB | I/O | 다중화 I/O 및 주변장치 핀 VFB (General) |
| 18 | GND_DCDC | GND | 접지 기준 핀 (GND_DCDC) |
| 19 | VSW | I/O | 다중화 I/O 및 주변장치 핀 VSW (General) |
| 20 | VDD5 | Power | 전원 공급 입력 핀 (VDD5 — 3.3V / 5.0V Standard Logic) |
| 21 | VDD33/VIO33 | Power | 전원 공급 입력 핀 (VDD33/VIO33 — 3.3V / 5.0V Standard Logic) |
| 22 | CFG0 | I/O | 다중화 I/O 및 주변장치 핀 CFG0 (General) |
| 23 | CFG1 | I/O | 다중화 I/O 및 주변장치 핀 CFG1 (General) |
| 24 | RESET# | I | 시스템 활성화 및 하드웨어 리셋 (RESET#) |
| 25 | VBUS_DET/PWR_CC | Power | 전원 공급 입력 핀 (VBUS_DET/PWR_CC — 3.3V / 5.0V Standard Logic) |
| 26 | RSVD/HUB_CC | I/O | 다중화 I/O 및 주변장치 핀 RSVD/HUB_CC (General) |
| 27 | OVCUR1# | I/O | 다중화 I/O 및 주변장치 핀 OVCUR1# (General) |
| 28 | SPI_MOSI | I/O | 다중화 I/O 및 주변장치 핀 SPI_MOSI (SPI) |
| 29 | OVCUR2# | I/O | 다중화 I/O 및 주변장치 핀 OVCUR2# (General) |
| 30 | SPI_MISO/SDA | I/O | 다중화 I/O 및 주변장치 핀 SPI_MISO/SDA (SPI, I2C) |
| 31 | IO31 | I/O | General Purpose Digital I/O Pin IO31 |
| 32 | PWREN3# | I/O | 다중화 I/O 및 주변장치 핀 PWREN3# (General) |
| 33 | GANG EN#_ | I/O | 다중화 I/O 및 주변장치 핀 GANG EN#_ (General) |
| 34 | PWREN4# | I/O | 다중화 I/O 및 주변장치 핀 PWREN4# (General) |
| 35 | AVDD33 | Power | 전원 공급 입력 핀 (AVDD33 — 3.3V / 5.0V Standard Logic) |
| 36 | UP_HS_DM | I/O | 다중화 I/O 및 주변장치 핀 UP_HS_DM (General) |
| 37 | UP_HS_DP | I/O | 다중화 I/O 및 주변장치 핀 UP_HS_DP (General) |
| 38 | UP_SS_TXB | I/O | 다중화 I/O 및 주변장치 핀 UP_SS_TXB (General) |
| 39 | UP_SS_TXA | I/O | 다중화 I/O 및 주변장치 핀 UP_SS_TXA (General) |
| 40 | P2_CC1 | I/O | 다중화 I/O 및 주변장치 핀 P2_CC1 (General) |
| 41 | P1_CC2 | I/O | 다중화 I/O 및 주변장치 핀 P1_CC2 (General) |
| 42 | P1_CC1 | I/O | 다중화 I/O 및 주변장치 핀 P1_CC1 (General) |
| 43 | NC | I/O | 다중화 I/O 및 주변장치 핀 NC (General) |
| 44 | SUSP | I/O | 다중화 I/O 및 주변장치 핀 SUSP (General) |
| 45 | SCL | I/O | 다중화 I/O 및 주변장치 핀 SCL (I2C) |
| 46 | RESET# | I | 시스템 활성화 및 하드웨어 리셋 (RESET#) |
| 47 | P1_SS_TXB | I/O | 다중화 I/O 및 주변장치 핀 P1_SS_TXB (General) |
| 48 | P1_SS_TXA | I/O | 다중화 I/O 및 주변장치 핀 P1_SS_TXA (General) |
| 49 | SMBDAT | I/O | 다중화 I/O 및 주변장치 핀 SMBDAT (General) |
| 50 | P1_SS_RXB | I/O | 다중화 I/O 및 주변장치 핀 P1_SS_RXB (General) |
| 51 | P1_SS_RXA | I/O | 다중화 I/O 및 주변장치 핀 P1_SS_RXA (General) |
| 52 | P1_HS_DP | I/O | 다중화 I/O 및 주변장치 핀 P1_HS_DP (General) |
| 53 | P1_HS_DM | I/O | 다중화 I/O 및 주변장치 핀 P1_HS_DM (General) |
| 54 | VIO33 | I/O | 다중화 I/O 및 주변장치 핀 VIO33 (General) |
| 55 | NC | I/O | 다중화 I/O 및 주변장치 핀 NC (General) |
| 56 | P2_SS_TXB | I/O | 다중화 I/O 및 주변장치 핀 P2_SS_TXB (General) |
| 57 | P2_SS_TXA | I/O | 다중화 I/O 및 주변장치 핀 P2_SS_TXA (General) |
| 58 | P2_VDD12 | Power | 전원 공급 입력 핀 (P2_VDD12 — 3.3V / 5.0V Standard Logic) |
| 59 | P2_SS_RXB | I/O | 다중화 I/O 및 주변장치 핀 P2_SS_RXB (General) |
| 60 | P2_SS_RXA | I/O | 다중화 I/O 및 주변장치 핀 P2_SS_RXA (General) |
| 61 | NC | I/O | 다중화 I/O 및 주변장치 핀 NC (General) |
| 62 | NC | I/O | 다중화 I/O 및 주변장치 핀 NC (General) |
| 63 | P2_HS_DP | I/O | 다중화 I/O 및 주변장치 핀 P2_HS_DP (General) |
| 64 | P2_HS_DM | I/O | 다중화 I/O 및 주변장치 핀 P2_HS_DM (General) |
| 65 | EP | GND | 노출형 방열 패드 및 접지 (EP) |
PIN 1 P3_SS_TXB
I/O다중화 I/O 및 주변장치 핀 P3_SS_TXB (General)
설계 권장 사항: Signal terminal P3_SS_TXB (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: P3_SS_TXB. Supported peripheral buses: General.
IPC-7351B 솔더 밀도 및 스팬 C/G/Z 설정
데이터시트 PDF 직접 보기 & 기술 도면 갤러리 (6 표준 도면 + 11 추출 도면)
원본 PDF 문서를 직접 보거나 도면을 클릭하여 전체 화면으로 확대하세요1. 실제 3D 패키지 모델REPRESENTATIVE
정밀 3D 솔리드 바디확대 ›
2. 표준 핀아웃 (상면도)CLEANROOM PINOUT
정규 패키지 핀 배치 (65 핀)확대 ›
3. 원본 데이터시트 핀아웃PDF PINOUT
자르지 않은 원본 핀 다이어그램확대 ›
4. 패키지 외형 치수 (D×E×A)PACKAGE DIMENSIONS
QFN-64-EP(8x8) · 8.00×8.00mm · 피치 0.40mm확대 ›
5. 권장 PCB 풋프린트LAND PATTERN
IPC-7351B 랜드 패턴 (65 Pads)확대 ›
6. 응용 회로도SCHEMATIC
Typical Application Schematic확대 ›
원본 PDF 데이터시트 핀아웃 및 기술 도면 라이브러리 (11개 도면 · 1/1 페이지)
CH634 제품군의 원본 도면 11개 중 1–11번째 표시 중
P1 · p01_fig011738×1512px
P3 · p03_fig011971×2469px
P3 · p03_fig01P3
P4 · p04_fig011849×2509px
P6 · p06_fig011761×2487px
P6 · p06_fig021787×439px
P8 · p08_fig011787×1392px
P30 · p30_fig011640×1281px
P30 · p30_fig021757×1678px
P30 · p30_fig01P30
P27 · p27_fig01PDF 내 전체 패키지
전기적 사양 & 상세 부품 사양 (CH634W6G)
데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스 (KO)상세 개요:CH634W6G (QFN-64-EP(8x8)) 부품은 64핀 표준 전자 부품 및 커넥터로, 패키지 외형 치수는 8.00 × 8.00 × 0.90 mm (핀 피치 e = 0.50 mm)입니다. 동작 전압 1.8V ~ 5.5V (Theo Datasheet), 동작 온도 -40°C ~ +85°C (Industrial Grade) 및 USB, I2C, SPI 인터페이스를 지원합니다.
동작 전원 전압 범위V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
전원 핀 2mm 이내에 100nF + 10µF X7R 디커플링 커패시터 배치
동작 주위 온도 범위T_A
-40°C ~ +85°C (Industrial Grade)
산업용 등급; 최대 접합 온도 T_J(max) = +125°C
클럭 및 동작 주파수f_CLK / f_RF
DC / Broadband Passive
PDF 데이터시트 사양표에서 추출됨
정격 전류 및 소비 전력I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
핀당 최대 허용 전류 제한 준수
패키지 외형 치수 (D × E × A)D × E × A
8.00 × 8.00 × 0.90 mm (A1=0.03 mm)
패키지 패밀리: QFN (QFN-64-EP(8x8))
핀 수 및 리드 피치N / e
64 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 중심간 거리 (Span C) 정규화
내장 주변장치 인터페이스Buses
USB, I2C, SPI
회로도 심볼·2D 풋프린트·3D 모델 4방향 동기화
리플로우 및 습기 민감도IPC / MSL
IPC-7351B Level B | J-STD-020 (최대 260°C) | MSL-3
방열 패드(EPAD) 60% 분할 스텐실 개구 적용
엔지니어링 안전 경고: SMT 실장 전 실크스크린 1번 핀 챔퍼 방향을 반드시 확인하십시오.
엔지니어링 안전 경고: 방열 패드는 Ø0.3mm 써멀 비아 그리드를 통해 내층 GND 플레인에 연결하십시오.
5개 산업 표준 검증
파일 내보내기 전 자동 기하학/전기적 검증IEEE-315 심볼65 개 핀 자동 버스 그룹화
IPC-7351B 풋프린트65 개 패드 · 피치 0.40mm
IPC-7525 60% 솔더 페이스트 개구율EPAD 6.20×6.20mm 윈도우 그리드
DFM 제조 규칙 (JLCPCB / PCBWay)최소 패드 간격: 0.25mm
3D STEP AP214 & GLB좌표 원점 일치 (0,0,0)
실물 하드웨어 검증 & 기술 리뷰
데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스5.00 PCB Verified
IPC-7351B
동일 데이터시트를 공유하는 패키지 변형 또는 파생 부품 번호 선택동일 칩 패밀리 파생 모델 — CH634 (3)
QFN-68(8x8) · 69P
QFN-76(9x9) · 77P
기계적 치수 및 랜드 패턴 (QFN-64-EP(8x8))
데이터시트에서 추출 및 IPC-7351B 표준화 완료패키지 본체 (D × E)Nominal
8.00 × 8.00 mm
높이 (A) & 피치 (e)IPC-7351B
A=0.90mm · e=0.40mm
패드 크기 (W × L)Level B
0.22 × 0.80 mm
핀 수 / 총 패드 수Topology
65P / 65Pad (QUAD_ROW)
권장 주변 부품 BOM 및 핀 호환 대체품 (Drop-in)
표준 응용 회로용 수동 부품 및 1:1 핀 호환 대체 부품 목록| 부품 기호 / 대체 품번 | 값 / 패키지 | 역할 및 PCB 배치 규칙 (Layout Rule) |
|---|---|---|
| N/A BOM | 응용 회로 기준 QFN-64-EP(8x8) | 정격 부하 전류에 맞는 배선 폭을 확보하고 IPC-2221 전기적 절연 간격을 준수하세요. |
기술 자주 묻는 질문 (FAQ) — CH634W6G (QFN-64-EP(8x8))
핀아웃, IPC-7351B 랜드 패턴 치수 및 CAD 내보내기 포맷 빠른 안내CH634W6G (QFN-64-EP(8x8))의 핀아웃(Pinout) 및 전원 전압 사양은 어떻게 되나요?
WCH에서 제조한 CH634W6G(QFN-64-EP(8x8) 패키지)은 핀 피치 0.40 mm의 65핀 소자입니다. 주요 핀 구성: 1 (P3_SS_TXB: 다중화 I/O 및 주변장치 핀 P3_SS_TXB (General)), 2 (P3_SS_TXA: 다중화 I/O 및 주변장치 핀 P3_SS_TXA (General)), 3 (P3_VDD12: 전원 공급 입력 핀 (P3_VDD12 — 3.3V / 5.0V Standard Logic)), 4 (P3_SS_RXB: 다중화 I/O 및 주변장치 핀 P3_SS_RXB (General)), 5 (P3_SS_RXA: 다중화 I/O 및 주변장치 핀 P3_SS_RXA (General)), 6 (P3_HS_DP: 다중화 I/O 및 주변장치 핀 P3_HS_DP (General)).
CH634W6G의 IPC-7351B 표준 PCB 풋프린트 규격 치수는 얼마인가요?
데이터시트 기계 도면 및 IPC-7351B Level B(표준 밀도)에 따라 CH634W6G(QFN-64-EP(8x8)) 본체 크기는 8.00 × 8.00 mm, 피치 e = 0.40 mm이며 총 65개의 구리 패드로 구성됩니다 (중앙 방열 패드 EPAD 6.20 × 6.20 mm, IPC-7525 60% 스텐실 창 적용).
CH634W6G용 KiCad(.kicad_mod, .kicad_sym), Fusion 360(.lbr) 및 3D STEP 모델은 어디서 다운로드할 수 있나요?
이 페이지에서 CERN-OHL-P-2.0 오픈 하드웨어 라이선스에 따라 검증된 CH634W6G(WCH, QFN-64-EP(8x8))의 KiCad 8 풋프린트 및 기호, Autodesk Fusion 360 / Eagle(.lbr), 3D STEP AP214 & WebGL GLB 패키지를 무료로 즉시 다운로드할 수 있습니다.
정적 참조 부록: 핀아웃 테이블 (65 핀) 및 CH634 제품군 변형정적 표 펼치기
| 핀 번호 (Pin #) | 신호명 (Signal Name) | 전기적 유형 (Type) | 기능 설명 및 회로 설계 유의사항 |
|---|---|---|---|
| 1 | P3_SS_TXB | Digital_IO | 신호 단자 P3_SS_TXB (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P3_SS_TXB. 지원 버스 프로토콜: General. |
| 2 | P3_SS_TXA | Digital_IO | 신호 단자 P3_SS_TXA (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P3_SS_TXA. 지원 버스 프로토콜: General. |
| 3 | P3_VDD12 | Power_In | 3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (P3_VDD12, 최대 정격: 5.5V)입니다. |
| 4 | P3_SS_RXB | Digital_IO | 신호 단자 P3_SS_RXB (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P3_SS_RXB. 지원 버스 프로토콜: General. |
| 5 | P3_SS_RXA | Digital_IO | 신호 단자 P3_SS_RXA (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P3_SS_RXA. 지원 버스 프로토콜: General. |
| 6 | P3_HS_DP | Digital_IO | 신호 단자 P3_HS_DP (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P3_HS_DP. 지원 버스 프로토콜: General. |
| 7 | P3_HS_DM | Digital_IO | 신호 단자 P3_HS_DM (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P3_HS_DM. 지원 버스 프로토콜: General. |
| 8 | NC | NC | 신호 단자 NC (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): NC. 지원 버스 프로토콜: General. |
| 9 | P4_HS_DP | Digital_IO | 신호 단자 P4_HS_DP (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P4_HS_DP. 지원 버스 프로토콜: General. |
| 10 | P4_HS_DM | Digital_IO | 신호 단자 P4_HS_DM (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P4_HS_DM. 지원 버스 프로토콜: General. |
| 11 | P4_SS_TXB | Digital_IO | 신호 단자 P4_SS_TXB (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P4_SS_TXB. 지원 버스 프로토콜: General. |
| 12 | P4_SS_TXA | Digital_IO | 신호 단자 P4_SS_TXA (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P4_SS_TXA. 지원 버스 프로토콜: General. |
| 13 | P4_VDD12 | Power_In | 3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (P4_VDD12, 최대 정격: 5.5V)입니다. |
| 14 | P4_SS_RXB | Digital_IO | 신호 단자 P4_SS_RXB (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P4_SS_RXB. 지원 버스 프로토콜: General. |
| 15 | P4_SS_RXA | Digital_IO | 신호 단자 P4_SS_RXA (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P4_SS_RXA. 지원 버스 프로토콜: General. |
| 16 | GND | GND | 내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (GND)입니다. |
| 17 | VFB | Digital_IO | 신호 단자 VFB (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): VFB. 지원 버스 프로토콜: General. |
| 18 | GND_DCDC | GND | 내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (GND_DCDC)입니다. |
| 19 | VSW | Digital_IO | 신호 단자 VSW (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): VSW. 지원 버스 프로토콜: General. |
| 20 | VDD5 | Power_In | 3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD5, 최대 정격: 5.5V)입니다. |
| 21 | VDD33/VIO33 | Power_In | 3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD33/VIO33, 최대 정격: 5.5V)입니다. |
| 22 | CFG0 | Digital_IO | 신호 단자 CFG0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): CFG0. 지원 버스 프로토콜: General. |
| 23 | CFG1 | Digital_IO | 신호 단자 CFG1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): CFG1. 지원 버스 프로토콜: General. |
| 24 | RESET# | Digital_IO | 로우 액티브 하드웨어 리셋 단자 (RESET#): Low로 당기면 코어 및 모든 주변장치가 초기화됩니다. |
| 25 | VBUS_DET/PWR_CC | Power_In | 3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VBUS_DET/PWR_CC, 최대 정격: 5.5V)입니다. |
| 26 | RSVD/HUB_CC | Digital_IO | 신호 단자 RSVD/HUB_CC (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RSVD/HUB_CC. 지원 버스 프로토콜: General. |
| 27 | OVCUR1# | Digital_IO | 신호 단자 OVCUR1# (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): OVCUR1#. 지원 버스 프로토콜: General. |
| 28 | SPI_MOSI | Digital_IO | 신호 단자 SPI_MOSI (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): SPI_MOSI. 지원 버스 프로토콜: SPI. |
| 29 | OVCUR2# | Digital_IO | 신호 단자 OVCUR2# (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): OVCUR2#. 지원 버스 프로토콜: General. |
| 30 | SPI_MISO/SDA | Digital_IO | 신호 단자 SPI_MISO/SDA (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): SPI_MISO/SDA. 지원 버스 프로토콜: SPI, I2C. |
| 31 | IO31 | Digital_IO | General Purpose Digital I/O Pin IO31 |
| 32 | PWREN3# | Digital_IO | 신호 단자 PWREN3# (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PWREN3#. 지원 버스 프로토콜: General. |
| 33 | GANG EN#_ | Digital_IO | 신호 단자 GANG EN#_ (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): GANG EN#_. 지원 버스 프로토콜: General. |
| 34 | PWREN4# | Digital_IO | 신호 단자 PWREN4# (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PWREN4#. 지원 버스 프로토콜: General. |
| 35 | AVDD33 | Power_In | 3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (AVDD33, 최대 정격: 5.5V)입니다. |
| 36 | UP_HS_DM | Digital_IO | 신호 단자 UP_HS_DM (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): UP_HS_DM. 지원 버스 프로토콜: General. |
| 37 | UP_HS_DP | Digital_IO | 신호 단자 UP_HS_DP (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): UP_HS_DP. 지원 버스 프로토콜: General. |
| 38 | UP_SS_TXB | Digital_IO | 신호 단자 UP_SS_TXB (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): UP_SS_TXB. 지원 버스 프로토콜: General. |
| 39 | UP_SS_TXA | Digital_IO | 신호 단자 UP_SS_TXA (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): UP_SS_TXA. 지원 버스 프로토콜: General. |
| 40 | P2_CC1 | Digital_IO | 신호 단자 P2_CC1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P2_CC1. 지원 버스 프로토콜: General. |
| 41 | P1_CC2 | Digital_IO | 신호 단자 P1_CC2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P1_CC2. 지원 버스 프로토콜: General. |
| 42 | P1_CC1 | Digital_IO | 신호 단자 P1_CC1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P1_CC1. 지원 버스 프로토콜: General. |
| 43 | NC | NC | 신호 단자 NC (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): NC. 지원 버스 프로토콜: General. |
| 44 | SUSP | Digital_IO | 신호 단자 SUSP (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): SUSP. 지원 버스 프로토콜: General. |
| 45 | SCL | Digital_IO | 신호 단자 SCL (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): SCL. 지원 버스 프로토콜: I2C. |
| 46 | RESET# | Digital_IO | 로우 액티브 하드웨어 리셋 단자 (RESET#): Low로 당기면 코어 및 모든 주변장치가 초기화됩니다. |
| 47 | P1_SS_TXB | Digital_IO | 신호 단자 P1_SS_TXB (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P1_SS_TXB. 지원 버스 프로토콜: General. |
| 48 | P1_SS_TXA | Digital_IO | 신호 단자 P1_SS_TXA (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P1_SS_TXA. 지원 버스 프로토콜: General. |
| 49 | SMBDAT | Digital_IO | 신호 단자 SMBDAT (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): SMBDAT. 지원 버스 프로토콜: General. |
| 50 | P1_SS_RXB | Digital_IO | 신호 단자 P1_SS_RXB (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P1_SS_RXB. 지원 버스 프로토콜: General. |
| 51 | P1_SS_RXA | Digital_IO | 신호 단자 P1_SS_RXA (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P1_SS_RXA. 지원 버스 프로토콜: General. |
| 52 | P1_HS_DP | Digital_IO | 신호 단자 P1_HS_DP (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P1_HS_DP. 지원 버스 프로토콜: General. |
| 53 | P1_HS_DM | Digital_IO | 신호 단자 P1_HS_DM (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P1_HS_DM. 지원 버스 프로토콜: General. |
| 54 | VIO33 | Digital_IO | 신호 단자 VIO33 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): VIO33. 지원 버스 프로토콜: General. |
| 55 | NC | NC | 신호 단자 NC (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): NC. 지원 버스 프로토콜: General. |
| 56 | P2_SS_TXB | Digital_IO | 신호 단자 P2_SS_TXB (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P2_SS_TXB. 지원 버스 프로토콜: General. |
| 57 | P2_SS_TXA | Digital_IO | 신호 단자 P2_SS_TXA (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P2_SS_TXA. 지원 버스 프로토콜: General. |
| 58 | P2_VDD12 | Power_In | 3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (P2_VDD12, 최대 정격: 5.5V)입니다. |
| 59 | P2_SS_RXB | Digital_IO | 신호 단자 P2_SS_RXB (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P2_SS_RXB. 지원 버스 프로토콜: General. |
| 60 | P2_SS_RXA | Digital_IO | 신호 단자 P2_SS_RXA (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P2_SS_RXA. 지원 버스 프로토콜: General. |
| 61 | NC | NC | 신호 단자 NC (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): NC. 지원 버스 프로토콜: General. |
| 62 | NC | NC | 신호 단자 NC (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): NC. 지원 버스 프로토콜: General. |
| 63 | P2_HS_DP | Digital_IO | 신호 단자 P2_HS_DP (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P2_HS_DP. 지원 버스 프로토콜: General. |
| 64 | P2_HS_DM | Digital_IO | 신호 단자 P2_HS_DM (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P2_HS_DM. 지원 버스 프로토콜: General. |