ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
CH634W6G (QFN-64-EP(8x8)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH634W6G

WCHID: C45986779QFN-64-EP(8x8) · 65 Pins · Pitch 0.40mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · CH634W6G (QFN-64-EP(8x8))1P3_SS_TXB2P3_SS_TXA3P3_VDD124P3_SS_RXB5P3_SS_RXA6P3_HS_DP7P3_HS_DM8NC9P4_HS_DP10P4_HS_DM11P4_SS_TXB12P4_SS_TXA13P4_VDD1214P4_SS_RXB15P4_SS_RXA16GND17VFB18GND_DCDC19VSW20VDD521VDD33/VIO3322CFG023CFG124RESET#25VBUS_DET/PWR26RSVD/HUB_CC27OVCUR1#28SPI_MOSI29OVCUR2#30SPI_MISO/SDA31IO3132PWREN3#33GANG EN#_65EP64P2_HS_DM63P2_HS_DP62NC61NC60P2_SS_RXA59P2_SS_RXB58P2_VDD1257P2_SS_TXA56P2_SS_TXB55NC54VIO3353P1_HS_DM52P1_HS_DP51P1_SS_RXA50P1_SS_RXB49SMBDAT48P1_SS_TXA47P1_SS_TXB46RESET#45SCL44SUSP43NC42P1_CC141P1_CC240P2_CC139UP_SS_TXA38UP_SS_TXB37UP_HS_DP36UP_HS_DM35AVDD3334PWREN4#Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.248.343.238.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1-43.2-48.3mm
2. 2D-FOOTPRINT
1234567891011121314151617181920212223242526272829303132333435363738394041424344454647484950515253545556575859606162636465E=8.00mm · Pitch e=0.40mmD=8.00mm-6-5-4-3-2-101234566543210-1-2-3-4-5-6mm
3. 3D-MODELL
Gehäusekörper: 8.00mm × 8.00mm · Raster: 0.40mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (65/65)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1P3_SS_TXBI/OMultiplex-I/O- & Peripherie-Pin P3_SS_TXB (General)
2P3_SS_TXAI/OMultiplex-I/O- & Peripherie-Pin P3_SS_TXA (General)
3P3_VDD12PowerVersorgungsspannungseingang (P3_VDD12 — 3.3V / 5.0V Standard Logic)
4P3_SS_RXBI/OMultiplex-I/O- & Peripherie-Pin P3_SS_RXB (General)
5P3_SS_RXAI/OMultiplex-I/O- & Peripherie-Pin P3_SS_RXA (General)
6P3_HS_DPI/OMultiplex-I/O- & Peripherie-Pin P3_HS_DP (General)
7P3_HS_DMI/OMultiplex-I/O- & Peripherie-Pin P3_HS_DM (General)
8NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
9P4_HS_DPI/OMultiplex-I/O- & Peripherie-Pin P4_HS_DP (General)
10P4_HS_DMI/OMultiplex-I/O- & Peripherie-Pin P4_HS_DM (General)
11P4_SS_TXBI/OMultiplex-I/O- & Peripherie-Pin P4_SS_TXB (General)
12P4_SS_TXAI/OMultiplex-I/O- & Peripherie-Pin P4_SS_TXA (General)
13P4_VDD12PowerVersorgungsspannungseingang (P4_VDD12 — 3.3V / 5.0V Standard Logic)
14P4_SS_RXBI/OMultiplex-I/O- & Peripherie-Pin P4_SS_RXB (General)
15P4_SS_RXAI/OMultiplex-I/O- & Peripherie-Pin P4_SS_RXA (General)
16GNDGNDMasseanschluss (GND)
17VFBI/OMultiplex-I/O- & Peripherie-Pin VFB (General)
18GND_DCDCGNDMasseanschluss (GND_DCDC)
19VSWI/OMultiplex-I/O- & Peripherie-Pin VSW (General)
20VDD5PowerVersorgungsspannungseingang (VDD5 — 3.3V / 5.0V Standard Logic)
21VDD33/VIO33PowerVersorgungsspannungseingang (VDD33/VIO33 — 3.3V / 5.0V Standard Logic)
22CFG0I/OMultiplex-I/O- & Peripherie-Pin CFG0 (General)
23CFG1I/OMultiplex-I/O- & Peripherie-Pin CFG1 (General)
24RESET#ISystemfreigabe & Hardware-Reset (RESET#)
25VBUS_DET/PWR_CCPowerVersorgungsspannungseingang (VBUS_DET/PWR_CC — 3.3V / 5.0V Standard Logic)
26RSVD/HUB_CCI/OMultiplex-I/O- & Peripherie-Pin RSVD/HUB_CC (General)
27OVCUR1#I/OMultiplex-I/O- & Peripherie-Pin OVCUR1# (General)
28SPI_MOSII/OMultiplex-I/O- & Peripherie-Pin SPI_MOSI (SPI)
29OVCUR2#I/OMultiplex-I/O- & Peripherie-Pin OVCUR2# (General)
30SPI_MISO/SDAI/OMultiplex-I/O- & Peripherie-Pin SPI_MISO/SDA (SPI, I2C)
31IO31I/OGeneral Purpose Digital I/O Pin IO31
32PWREN3#I/OMultiplex-I/O- & Peripherie-Pin PWREN3# (General)
33GANG EN#_I/OMultiplex-I/O- & Peripherie-Pin GANG EN#_ (General)
34PWREN4#I/OMultiplex-I/O- & Peripherie-Pin PWREN4# (General)
35AVDD33PowerVersorgungsspannungseingang (AVDD33 — 3.3V / 5.0V Standard Logic)
36UP_HS_DMI/OMultiplex-I/O- & Peripherie-Pin UP_HS_DM (General)
37UP_HS_DPI/OMultiplex-I/O- & Peripherie-Pin UP_HS_DP (General)
38UP_SS_TXBI/OMultiplex-I/O- & Peripherie-Pin UP_SS_TXB (General)
39UP_SS_TXAI/OMultiplex-I/O- & Peripherie-Pin UP_SS_TXA (General)
40P2_CC1I/OMultiplex-I/O- & Peripherie-Pin P2_CC1 (General)
41P1_CC2I/OMultiplex-I/O- & Peripherie-Pin P1_CC2 (General)
42P1_CC1I/OMultiplex-I/O- & Peripherie-Pin P1_CC1 (General)
43NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
44SUSPI/OMultiplex-I/O- & Peripherie-Pin SUSP (General)
45SCLI/OMultiplex-I/O- & Peripherie-Pin SCL (I2C)
46RESET#ISystemfreigabe & Hardware-Reset (RESET#)
47P1_SS_TXBI/OMultiplex-I/O- & Peripherie-Pin P1_SS_TXB (General)
48P1_SS_TXAI/OMultiplex-I/O- & Peripherie-Pin P1_SS_TXA (General)
49SMBDATI/OMultiplex-I/O- & Peripherie-Pin SMBDAT (General)
50P1_SS_RXBI/OMultiplex-I/O- & Peripherie-Pin P1_SS_RXB (General)
51P1_SS_RXAI/OMultiplex-I/O- & Peripherie-Pin P1_SS_RXA (General)
52P1_HS_DPI/OMultiplex-I/O- & Peripherie-Pin P1_HS_DP (General)
53P1_HS_DMI/OMultiplex-I/O- & Peripherie-Pin P1_HS_DM (General)
54VIO33I/OMultiplex-I/O- & Peripherie-Pin VIO33 (General)
55NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
56P2_SS_TXBI/OMultiplex-I/O- & Peripherie-Pin P2_SS_TXB (General)
57P2_SS_TXAI/OMultiplex-I/O- & Peripherie-Pin P2_SS_TXA (General)
58P2_VDD12PowerVersorgungsspannungseingang (P2_VDD12 — 3.3V / 5.0V Standard Logic)
59P2_SS_RXBI/OMultiplex-I/O- & Peripherie-Pin P2_SS_RXB (General)
60P2_SS_RXAI/OMultiplex-I/O- & Peripherie-Pin P2_SS_RXA (General)
61NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
62NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
63P2_HS_DPI/OMultiplex-I/O- & Peripherie-Pin P2_HS_DP (General)
64P2_HS_DMI/OMultiplex-I/O- & Peripherie-Pin P2_HS_DM (General)
65EPGNDFreiliegendes Thermal- & Masse-Pad (EP)
PIN 1 P3_SS_TXB
I/O
Multiplex-I/O- & Peripherie-Pin P3_SS_TXB (General)
Designhinweis: Signal terminal P3_SS_TXB (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: P3_SS_TXB. Supported peripheral buses: General.
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 11 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: CH634W6G (WCH · QFN-64-EP(8x8))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
CH634W6G (QFN-64-EP(8x8)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
CH634W6G (QFN-64-EP(8x8)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (65 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
CH634W6G (QFN-64-EP(8x8)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
CH634W6G (QFN-64-EP(8x8)) - 4. Gehäuseabmessungen (D×E×A)
QFN-64-EP(8x8) · 8.00×8.00mm · Raster 0.40mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
CH634W6G (QFN-64-EP(8x8)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (65 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
CH634W6G (QFN-64-EP(8x8)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (11 Abb. · Seite 1/1)
Zeige 1–11 von 11 unbeschnittenen Originalzeichnungen für CH634
P1 · p01_fig011738×1512px
CH634W6G (QFN-64-EP(8x8)) — 图1-1 系统框图
图1-1 系统框图
P3 · p03_fig011971×2469px
CH634W6G (QFN-64-EP(8x8)) — CH634 手册1 https://wch.cn
CH634 手册1 https://wch.cn
P3 · p03_fig01P3
CH634W6G (QFN-64-EP(8x8)) — Datasheet Page 3 (p03_fig01)
Datasheet Page 3 (p03_fig01)
P4 · p04_fig011849×2509px
CH634W6G (QFN-64-EP(8x8)) — 2、CH634F、CH634W5M、CH634W6T 内部没有LDO 调压器和DC-DC 降压器，需外部同时供电3.3V 和1.2V。其它型号内置3.3V 的LDO 调压器和1.2V 的DC-DC 降压器，外部单一供电5V 或3.3V。
2、CH634F、CH634W5M、CH634W6T 内部没有LDO 调压器和DC-DC 降压器，需外部同时供电3.3V 和1.2V。其它型号内置3.3V 的LDO 调压器和1.2V 的DC-DC 降压器，外部单一供电5V 或3.3V。
P6 · p06_fig011761×2487px
CH634W6G (QFN-64-EP(8x8)) — CH634 手册1 https://wch.cn
CH634 手册1 https://wch.cn
P6 · p06_fig021787×439px
CH634W6G (QFN-64-EP(8x8)) — V2.3 6
V2.3 6
P8 · p08_fig011787×1392px
CH634W6G (QFN-64-EP(8x8)) — V2.3 8
V2.3 8
P30 · p30_fig011640×1281px
CH634W6G (QFN-64-EP(8x8)) — 图8-1 CH340X 芯片参考电路图
图8-1 CH340X 芯片参考电路图
P30 · p30_fig021757×1678px
CH634W6G (QFN-64-EP(8x8)) — V2.3 30
V2.3 30
P30 · p30_fig01P30
CH634W6G (QFN-64-EP(8x8)) — Datasheet Page 30 (p30_fig01)
Datasheet Page 30 (p30_fig01)
P27 · p27_fig01Alle Gehäuse im PDF
CH634W6G (QFN-64-EP(8x8)) — 3.1 QFN56 [QFN-76(9x9)]
3.1 QFN56 [QFN-76(9x9)]

Elektrische Spezifikationen & Bauteildetails (CH634W6G)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:CH634W6G (QFN-64-EP(8x8)) ist ein 64-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 8.00 × 8.00 × 0.90 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und USB, I2C, SPI Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
DC / Broadband Passive
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
8.00 × 8.00 × 0.90 mm (A1=0.03 mm)
Gehäusefamilie: QFN (QFN-64-EP(8x8))
Pinanzahl & RastermaßN / e
64 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
USB, I2C, SPI
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol65 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint65 Pads · Raster 0.40mm
OK
IPC-7525 60% LotpastenfensterEPAD 6.20×6.20mm Gitterteilung
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified
IPC-7351B

Verwandte Bauteile derselben Chipfamilie — CH634 (3)

Wählen Sie eine andere Gehäusevariante oder Teilenummer aus demselben Datenblatt

Mechanische Abmessungen & Land Pattern (QFN-64-EP(8x8))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
8.00 × 8.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.90mm · e=0.40mm
Pad-Abmessungen (W × L)Level B
0.22 × 0.80 mm
Pins / Gesamt-PadsTopology
65P / 65Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
QFN-64-EP(8x8)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — CH634W6G (QFN-64-EP(8x8))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH634W6G (QFN-64-EP(8x8))?

Das Bauteil CH634W6G von WCH im QFN-64-EP(8x8)-Gehäuse besitzt 65 Pins mit einem Rastermaß (Pitch) von 0.40 mm. Wichtige Pins: 1 (P3_SS_TXB: Multiplex-I/O- & Peripherie-Pin P3_SS_TXB (General)), 2 (P3_SS_TXA: Multiplex-I/O- & Peripherie-Pin P3_SS_TXA (General)), 3 (P3_VDD12: Versorgungsspannungseingang (P3_VDD12 — 3.3V / 5.0V Standard Logic)), 4 (P3_SS_RXB: Multiplex-I/O- & Peripherie-Pin P3_SS_RXB (General)), 5 (P3_SS_RXA: Multiplex-I/O- & Peripherie-Pin P3_SS_RXA (General)), 6 (P3_HS_DP: Multiplex-I/O- & Peripherie-Pin P3_HS_DP (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der CH634W6G?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH634W6G (QFN-64-EP(8x8)) 8.00 × 8.00 mm bei einem Pitch e = 0.40 mm und 65 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 6.20 × 6.20 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH634W6G heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH634W6G (WCH, QFN-64-EP(8x8)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (65 Pins) & CH634 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1P3_SS_TXBDigital_IOSignalanschluss P3_SS_TXB (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3_SS_TXB. Unterstützte Bus-Schnittstellen: General.
2P3_SS_TXADigital_IOSignalanschluss P3_SS_TXA (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3_SS_TXA. Unterstützte Bus-Schnittstellen: General.
3P3_VDD12Power_InPositiver Versorgungseingang (P3_VDD12) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
4P3_SS_RXBDigital_IOSignalanschluss P3_SS_RXB (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3_SS_RXB. Unterstützte Bus-Schnittstellen: General.
5P3_SS_RXADigital_IOSignalanschluss P3_SS_RXA (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3_SS_RXA. Unterstützte Bus-Schnittstellen: General.
6P3_HS_DPDigital_IOSignalanschluss P3_HS_DP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3_HS_DP. Unterstützte Bus-Schnittstellen: General.
7P3_HS_DMDigital_IOSignalanschluss P3_HS_DM (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3_HS_DM. Unterstützte Bus-Schnittstellen: General.
8NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
9P4_HS_DPDigital_IOSignalanschluss P4_HS_DP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P4_HS_DP. Unterstützte Bus-Schnittstellen: General.
10P4_HS_DMDigital_IOSignalanschluss P4_HS_DM (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P4_HS_DM. Unterstützte Bus-Schnittstellen: General.
11P4_SS_TXBDigital_IOSignalanschluss P4_SS_TXB (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P4_SS_TXB. Unterstützte Bus-Schnittstellen: General.
12P4_SS_TXADigital_IOSignalanschluss P4_SS_TXA (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P4_SS_TXA. Unterstützte Bus-Schnittstellen: General.
13P4_VDD12Power_InPositiver Versorgungseingang (P4_VDD12) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
14P4_SS_RXBDigital_IOSignalanschluss P4_SS_RXB (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P4_SS_RXB. Unterstützte Bus-Schnittstellen: General.
15P4_SS_RXADigital_IOSignalanschluss P4_SS_RXA (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P4_SS_RXA. Unterstützte Bus-Schnittstellen: General.
16GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
17VFBDigital_IOSignalanschluss VFB (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VFB. Unterstützte Bus-Schnittstellen: General.
18GND_DCDCGNDElektrischer 0V-Masserückführungsanschluss (GND_DCDC) für Kernlogik, I/O-Treiber und Analogblöcke.
19VSWDigital_IOSignalanschluss VSW (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VSW. Unterstützte Bus-Schnittstellen: General.
20VDD5Power_InPositiver Versorgungseingang (VDD5) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
21VDD33/VIO33Power_InPositiver Versorgungseingang (VDD33/VIO33) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
22CFG0Digital_IOSignalanschluss CFG0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CFG0. Unterstützte Bus-Schnittstellen: General.
23CFG1Digital_IOSignalanschluss CFG1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CFG1. Unterstützte Bus-Schnittstellen: General.
24RESET#Digital_IOAktiv-niedriger Hardware-Reset-Anschluss (RESET#): Low-Pegel setzt Prozessorkern und Peripherie zurück.
25VBUS_DET/PWR_CCPower_InPositiver Versorgungseingang (VBUS_DET/PWR_CC) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
26RSVD/HUB_CCDigital_IOSignalanschluss RSVD/HUB_CC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RSVD/HUB_CC. Unterstützte Bus-Schnittstellen: General.
27OVCUR1#Digital_IOSignalanschluss OVCUR1# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: OVCUR1#. Unterstützte Bus-Schnittstellen: General.
28SPI_MOSIDigital_IOSignalanschluss SPI_MOSI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SPI_MOSI. Unterstützte Bus-Schnittstellen: SPI.
29OVCUR2#Digital_IOSignalanschluss OVCUR2# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: OVCUR2#. Unterstützte Bus-Schnittstellen: General.
30SPI_MISO/SDADigital_IOSignalanschluss SPI_MISO/SDA (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SPI_MISO/SDA. Unterstützte Bus-Schnittstellen: SPI, I2C.
31IO31Digital_IOGeneral Purpose Digital I/O Pin IO31
32PWREN3#Digital_IOSignalanschluss PWREN3# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PWREN3#. Unterstützte Bus-Schnittstellen: General.
33GANG EN#_Digital_IOSignalanschluss GANG EN#_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GANG EN#_. Unterstützte Bus-Schnittstellen: General.
34PWREN4#Digital_IOSignalanschluss PWREN4# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PWREN4#. Unterstützte Bus-Schnittstellen: General.
35AVDD33Power_InPositiver Versorgungseingang (AVDD33) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
36UP_HS_DMDigital_IOSignalanschluss UP_HS_DM (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: UP_HS_DM. Unterstützte Bus-Schnittstellen: General.
37UP_HS_DPDigital_IOSignalanschluss UP_HS_DP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: UP_HS_DP. Unterstützte Bus-Schnittstellen: General.
38UP_SS_TXBDigital_IOSignalanschluss UP_SS_TXB (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: UP_SS_TXB. Unterstützte Bus-Schnittstellen: General.
39UP_SS_TXADigital_IOSignalanschluss UP_SS_TXA (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: UP_SS_TXA. Unterstützte Bus-Schnittstellen: General.
40P2_CC1Digital_IOSignalanschluss P2_CC1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P2_CC1. Unterstützte Bus-Schnittstellen: General.
41P1_CC2Digital_IOSignalanschluss P1_CC2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P1_CC2. Unterstützte Bus-Schnittstellen: General.
42P1_CC1Digital_IOSignalanschluss P1_CC1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P1_CC1. Unterstützte Bus-Schnittstellen: General.
43NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
44SUSPDigital_IOSignalanschluss SUSP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SUSP. Unterstützte Bus-Schnittstellen: General.
45SCLDigital_IOSignalanschluss SCL (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SCL. Unterstützte Bus-Schnittstellen: I2C.
46RESET#Digital_IOAktiv-niedriger Hardware-Reset-Anschluss (RESET#): Low-Pegel setzt Prozessorkern und Peripherie zurück.
47P1_SS_TXBDigital_IOSignalanschluss P1_SS_TXB (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P1_SS_TXB. Unterstützte Bus-Schnittstellen: General.
48P1_SS_TXADigital_IOSignalanschluss P1_SS_TXA (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P1_SS_TXA. Unterstützte Bus-Schnittstellen: General.
49SMBDATDigital_IOSignalanschluss SMBDAT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SMBDAT. Unterstützte Bus-Schnittstellen: General.
50P1_SS_RXBDigital_IOSignalanschluss P1_SS_RXB (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P1_SS_RXB. Unterstützte Bus-Schnittstellen: General.
51P1_SS_RXADigital_IOSignalanschluss P1_SS_RXA (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P1_SS_RXA. Unterstützte Bus-Schnittstellen: General.
52P1_HS_DPDigital_IOSignalanschluss P1_HS_DP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P1_HS_DP. Unterstützte Bus-Schnittstellen: General.
53P1_HS_DMDigital_IOSignalanschluss P1_HS_DM (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P1_HS_DM. Unterstützte Bus-Schnittstellen: General.
54VIO33Digital_IOSignalanschluss VIO33 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VIO33. Unterstützte Bus-Schnittstellen: General.
55NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
56P2_SS_TXBDigital_IOSignalanschluss P2_SS_TXB (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P2_SS_TXB. Unterstützte Bus-Schnittstellen: General.
57P2_SS_TXADigital_IOSignalanschluss P2_SS_TXA (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P2_SS_TXA. Unterstützte Bus-Schnittstellen: General.
58P2_VDD12Power_InPositiver Versorgungseingang (P2_VDD12) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
59P2_SS_RXBDigital_IOSignalanschluss P2_SS_RXB (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P2_SS_RXB. Unterstützte Bus-Schnittstellen: General.
60P2_SS_RXADigital_IOSignalanschluss P2_SS_RXA (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P2_SS_RXA. Unterstützte Bus-Schnittstellen: General.
61NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
62NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
63P2_HS_DPDigital_IOSignalanschluss P2_HS_DP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P2_HS_DP. Unterstützte Bus-Schnittstellen: General.
64P2_HS_DMDigital_IOSignalanschluss P2_HS_DM (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P2_HS_DM. Unterstützte Bus-Schnittstellen: General.
EntdeckenBauteileGehäuseHerstellerUpload