ChipDocs.org
⌘K
2284 부품PDF 업로드
CH634X (QFN-68(8x8)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH634X

WCHID: C48985831QFN-68(8x8) · 69 핀 · Pitch 0.40mmIPC-7351B Verified5.0 (0)
4D 동기화 크로스 프로브 모드 (CROSS-PROBE)핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
1. 회로도 심볼
U1 · CH634X (QFN-68(8x8))1P4_SS_TXB2P4_SS_TXA3P4_VDD124P4_SS_RXB5P4_SS_RXA6P4_HS_DP7P4_HS_DM8P3_HS_DP9P3_HS_DM10P3_SS_TXB11P3_SS_TXA12P3_VDD1213P3_SS_RXB14P3_SS_RXA15P2_SS_TXB16P2_SS_TXA17P2_VDD1218P2_SS_RXB19P2_SS_RXA20P2C_SS_RXA21P2C_SS_RXB22CFG023CFG124P2C_SS_TXB25P2_HS_DP26P2_HS_DM27OVCUR1#28PWREN1#29OVCUR2#30PWREN2#31IO3132PWREN3#33GANG EN#_34PWREN4#35VDD3369GND68UP_SS_RXA67UP_SS_RXB66UP_VDD1265UP_SS_TXA64UP_SS_TXB63UP_HS_DM62NC61P1_HS_DM60P1_HS_DP59P1_SS_TXB58P1_SS_TXA57P1_VDD1256P1_SS_RXB55P1_SS_RXA54P1C_SS_RXA53P1C_SS_RXB52P1_VDD1251P1C_SS_TXA50P1C_SS_TXB49SMBDAT48XI47XO46RESET#45SCL44SUSP43DVDD1242P1_CC141P1_CC240P2_CC139P2_CC238NC37VSW36VDD5Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.250.845.740.635.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6-40.6-45.7-50.8mm
2. 2D 풋프린트
123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869E=8.00mm · Pitch e=0.40mmD=8.00mm-6-5-4-3-2-101234566543210-1-2-3-4-5-6mm
3. 3D CAD 모델
패키지 외형: 8.00mm × 8.00mm · 피치: 0.40mm · 눈금자 간격: 1.00mm동기화 <100ms

동기화된 핀아웃 (Symbol / 2D / 3D) (69/69)

핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
핀기호유형기능 설명 (KO)
1P4_SS_TXBI/O다중화 I/O 및 주변장치 핀 P4_SS_TXB (General)
2P4_SS_TXAI/O다중화 I/O 및 주변장치 핀 P4_SS_TXA (General)
3P4_VDD12Power전원 공급 입력 핀 (P4_VDD12 — 3.3V / 5.0V Standard Logic)
4P4_SS_RXBI/O다중화 I/O 및 주변장치 핀 P4_SS_RXB (General)
5P4_SS_RXAI/O다중화 I/O 및 주변장치 핀 P4_SS_RXA (General)
6P4_HS_DPI/O다중화 I/O 및 주변장치 핀 P4_HS_DP (General)
7P4_HS_DMI/O다중화 I/O 및 주변장치 핀 P4_HS_DM (General)
8P3_HS_DPI/O다중화 I/O 및 주변장치 핀 P3_HS_DP (General)
9P3_HS_DMI/O다중화 I/O 및 주변장치 핀 P3_HS_DM (General)
10P3_SS_TXBI/O다중화 I/O 및 주변장치 핀 P3_SS_TXB (General)
11P3_SS_TXAI/O다중화 I/O 및 주변장치 핀 P3_SS_TXA (General)
12P3_VDD12Power전원 공급 입력 핀 (P3_VDD12 — 3.3V / 5.0V Standard Logic)
13P3_SS_RXBI/O다중화 I/O 및 주변장치 핀 P3_SS_RXB (General)
14P3_SS_RXAI/O다중화 I/O 및 주변장치 핀 P3_SS_RXA (General)
15P2_SS_TXBI/O다중화 I/O 및 주변장치 핀 P2_SS_TXB (General)
16P2_SS_TXAI/O다중화 I/O 및 주변장치 핀 P2_SS_TXA (General)
17P2_VDD12Power전원 공급 입력 핀 (P2_VDD12 — 3.3V / 5.0V Standard Logic)
18P2_SS_RXBI/O다중화 I/O 및 주변장치 핀 P2_SS_RXB (General)
19P2_SS_RXAI/O다중화 I/O 및 주변장치 핀 P2_SS_RXA (General)
20P2C_SS_RXAI/O다중화 I/O 및 주변장치 핀 P2C_SS_RXA (General)
21P2C_SS_RXBI/O다중화 I/O 및 주변장치 핀 P2C_SS_RXB (General)
22CFG0I/O다중화 I/O 및 주변장치 핀 CFG0 (General)
23CFG1I/O다중화 I/O 및 주변장치 핀 CFG1 (General)
24P2C_SS_TXBI/O다중화 I/O 및 주변장치 핀 P2C_SS_TXB (General)
25P2_HS_DPI/O다중화 I/O 및 주변장치 핀 P2_HS_DP (General)
26P2_HS_DMI/O다중화 I/O 및 주변장치 핀 P2_HS_DM (General)
27OVCUR1#I/O다중화 I/O 및 주변장치 핀 OVCUR1# (General)
28PWREN1#I/O다중화 I/O 및 주변장치 핀 PWREN1# (General)
29OVCUR2#I/O다중화 I/O 및 주변장치 핀 OVCUR2# (General)
30PWREN2#I/O다중화 I/O 및 주변장치 핀 PWREN2# (General)
31IO31I/OGeneral Purpose Digital I/O Pin IO31
32PWREN3#I/O다중화 I/O 및 주변장치 핀 PWREN3# (General)
33GANG EN#_I/O다중화 I/O 및 주변장치 핀 GANG EN#_ (General)
34PWREN4#I/O다중화 I/O 및 주변장치 핀 PWREN4# (General)
35VDD33Power전원 공급 입력 핀 (VDD33 — 3.3V / 5.0V Standard Logic)
36VDD5Power전원 공급 입력 핀 (VDD5 — 3.3V / 5.0V Standard Logic)
37VSWI/O다중화 I/O 및 주변장치 핀 VSW (General)
38NCI/O다중화 I/O 및 주변장치 핀 NC (General)
39P2_CC2I/O다중화 I/O 및 주변장치 핀 P2_CC2 (General)
40P2_CC1I/O다중화 I/O 및 주변장치 핀 P2_CC1 (General)
41P1_CC2I/O다중화 I/O 및 주변장치 핀 P1_CC2 (General)
42P1_CC1I/O다중화 I/O 및 주변장치 핀 P1_CC1 (General)
43DVDD12Power전원 공급 입력 핀 (DVDD12 — 3.3V / 5.0V Standard Logic)
44SUSPI/O다중화 I/O 및 주변장치 핀 SUSP (General)
45SCLI/O다중화 I/O 및 주변장치 핀 SCL (I2C)
46RESET#I시스템 활성화 및 하드웨어 리셋 (RESET#)
47XOI/O다중화 I/O 및 주변장치 핀 XO (RTC/CLK)
48XII/O다중화 I/O 및 주변장치 핀 XI (RTC/CLK)
49SMBDATI/O다중화 I/O 및 주변장치 핀 SMBDAT (General)
50P1C_SS_TXBI/O다중화 I/O 및 주변장치 핀 P1C_SS_TXB (General)
51P1C_SS_TXAI/O다중화 I/O 및 주변장치 핀 P1C_SS_TXA (General)
52P1_VDD12Power전원 공급 입력 핀 (P1_VDD12 — 3.3V / 5.0V Standard Logic)
53P1C_SS_RXBI/O다중화 I/O 및 주변장치 핀 P1C_SS_RXB (General)
54P1C_SS_RXAI/O다중화 I/O 및 주변장치 핀 P1C_SS_RXA (General)
55P1_SS_RXAI/O다중화 I/O 및 주변장치 핀 P1_SS_RXA (General)
56P1_SS_RXBI/O다중화 I/O 및 주변장치 핀 P1_SS_RXB (General)
57P1_VDD12Power전원 공급 입력 핀 (P1_VDD12 — 3.3V / 5.0V Standard Logic)
58P1_SS_TXAI/O다중화 I/O 및 주변장치 핀 P1_SS_TXA (General)
59P1_SS_TXBI/O다중화 I/O 및 주변장치 핀 P1_SS_TXB (General)
60P1_HS_DPI/O다중화 I/O 및 주변장치 핀 P1_HS_DP (General)
61P1_HS_DMI/O다중화 I/O 및 주변장치 핀 P1_HS_DM (General)
62NCI/O다중화 I/O 및 주변장치 핀 NC (General)
63UP_HS_DMI/O다중화 I/O 및 주변장치 핀 UP_HS_DM (General)
64UP_SS_TXBI/O다중화 I/O 및 주변장치 핀 UP_SS_TXB (General)
65UP_SS_TXAI/O다중화 I/O 및 주변장치 핀 UP_SS_TXA (General)
66UP_VDD12Power전원 공급 입력 핀 (UP_VDD12 — 3.3V / 5.0V Standard Logic)
67UP_SS_RXBI/O다중화 I/O 및 주변장치 핀 UP_SS_RXB (General)
68UP_SS_RXAI/O다중화 I/O 및 주변장치 핀 UP_SS_RXA (General)
69GNDGND접지 기준 핀 (GND)
PIN 1 P4_SS_TXB
I/O
다중화 I/O 및 주변장치 핀 P4_SS_TXB (General)
설계 권장 사항: Signal terminal P4_SS_TXB (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: P4_SS_TXB. Supported peripheral buses: General.
IPC-7351B 솔더 밀도 및 스팬 C/G/Z 설정

데이터시트 PDF 직접 보기 & 기술 도면 갤러리 (6 표준 도면 + 8 추출 도면)

원본 PDF 문서를 직접 보거나 도면을 클릭하여 전체 화면으로 확대하세요
새 창에서 PDF 열기 ↗PDF 데이터시트 읽기 (.pdf)
PDF VIEWER공식 제조사 데이터시트: CH634X (WCH · QFN-68(8x8))
아래 임베디드 PDF 뷰어 내에서 스크롤, 검색(Ctrl+F) 및 확대 가능
1. 실제 3D 패키지 모델REPRESENTATIVE
CH634X (QFN-68(8x8)) - 1. 실제 3D 패키지 모델
정밀 3D 솔리드 바디확대 ›
2. 표준 핀아웃 (상면도)CLEANROOM PINOUT
CH634X (QFN-68(8x8)) - 2. 표준 핀아웃 (상면도)
정규 패키지 핀 배치 (69 핀)확대 ›
3. 원본 데이터시트 핀아웃PDF PINOUT
CH634X (QFN-68(8x8)) - 3. 원본 데이터시트 핀아웃
자르지 않은 원본 핀 다이어그램확대 ›
4. 패키지 외형 치수 (D×E×A)PACKAGE DIMENSIONS
CH634X (QFN-68(8x8)) - 4. 패키지 외형 치수 (D×E×A)
QFN-68(8x8) · 8.00×8.00mm · 피치 0.40mm확대 ›
5. 권장 PCB 풋프린트LAND PATTERN
CH634X (QFN-68(8x8)) - 5. 권장 PCB 풋프린트
IPC-7351B 랜드 패턴 (69 Pads)확대 ›
6. 응용 회로도SCHEMATIC
CH634X (QFN-68(8x8)) - 6. 응용 회로도
Typical Application Schematic확대 ›
원본 PDF 데이터시트 핀아웃 및 기술 도면 라이브러리 (8개 도면 · 1/1 페이지)
CH634 제품군의 원본 도면 8개 중 1–8번째 표시 중
P10 · p10_fig01정확한 패키지 일치
CH634X (QFN-68(8x8)) — V2.3 10
V2.3 10
P30 · p30_fig01정확한 패키지 일치
CH634X (QFN-68(8x8)) — 图8-1 CH340X 芯片参考电路图
图8-1 CH340X 芯片参考电路图
P1 · p01_fig011738×1512px
CH634X (QFN-68(8x8)) — 图1-1 系统框图
图1-1 系统框图
P3 · p03_fig011971×2469px
CH634X (QFN-68(8x8)) — CH634 手册1 https://wch.cn
CH634 手册1 https://wch.cn
P3 · p03_fig01P3
CH634X (QFN-68(8x8)) — Datasheet Page 3 (p03_fig01)
Datasheet Page 3 (p03_fig01)
P4 · p04_fig011849×2509px
CH634X (QFN-68(8x8)) — 2、CH634F、CH634W5M、CH634W6T 内部没有LDO 调压器和DC-DC 降压器，需外部同时供电3.3V 和1.2V。其它型号内置3.3V 的LDO 调压器和1.2V 的DC-DC 降压器，外部单一供电5V 或3.3V。
2、CH634F、CH634W5M、CH634W6T 内部没有LDO 调压器和DC-DC 降压器，需外部同时供电3.3V 和1.2V。其它型号内置3.3V 的LDO 调压器和1.2V 的DC-DC 降压器，外部单一供电5V 或3.3V。
P30 · p30_fig021757×1678px
CH634X (QFN-68(8x8)) — V2.3 30
V2.3 30
P30 · p30_fig01P30
CH634X (QFN-68(8x8)) — Datasheet Page 30 (p30_fig01)
Datasheet Page 30 (p30_fig01)

전기적 사양 & 상세 부품 사양 (CH634X)

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스 (KO)
표준 전자 부품 및 커넥터
상세 개요:CH634X (QFN-68(8x8)) 부품은 68핀 표준 전자 부품 및 커넥터로, 패키지 외형 치수는 8.00 × 8.00 × 0.90 mm (핀 피치 e = 0.50 mm)입니다. 동작 전압 1.8V ~ 5.5V (Theo Datasheet), 동작 온도 -40°C ~ +85°C (Industrial Grade) 및 USB, I2C, RTC/CLK 인터페이스를 지원합니다.
동작 전원 전압 범위V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
전원 핀 2mm 이내에 100nF + 10µF X7R 디커플링 커패시터 배치
동작 주위 온도 범위T_A
-40°C ~ +85°C (Industrial Grade)
산업용 등급; 최대 접합 온도 T_J(max) = +125°C
클럭 및 동작 주파수f_CLK / f_RF
DC / Broadband Passive
PDF 데이터시트 사양표에서 추출됨
정격 전류 및 소비 전력I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
핀당 최대 허용 전류 제한 준수
패키지 외형 치수 (D × E × A)D × E × A
8.00 × 8.00 × 0.90 mm (A1=0.03 mm)
패키지 패밀리: QFN (QFN-68(8x8))
핀 수 및 리드 피치N / e
68 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 중심간 거리 (Span C) 정규화
내장 주변장치 인터페이스Buses
USB, I2C, RTC/CLK
회로도 심볼·2D 풋프린트·3D 모델 4방향 동기화
리플로우 및 습기 민감도IPC / MSL
IPC-7351B Level B | J-STD-020 (최대 260°C) | MSL-3
방열 패드(EPAD) 60% 분할 스텐실 개구 적용
엔지니어링 안전 경고: SMT 실장 전 실크스크린 1번 핀 챔퍼 방향을 반드시 확인하십시오.
엔지니어링 안전 경고: 방열 패드는 Ø0.3mm 써멀 비아 그리드를 통해 내층 GND 플레인에 연결하십시오.

5개 산업 표준 검증

파일 내보내기 전 자동 기하학/전기적 검증
5/5 전체 통과
IEEE-315 심볼69 개 핀 자동 버스 그룹화
OK
IPC-7351B 풋프린트69 개 패드 · 피치 0.40mm
OK
IPC-7525 60% 솔더 페이스트 개구율EPAD 6.20×6.20mm 윈도우 그리드
OK
DFM 제조 규칙 (JLCPCB / PCBWay)최소 패드 간격: 0.25mm
OK
3D STEP AP214 & GLB좌표 원점 일치 (0,0,0)
OK

실물 하드웨어 검증 & 기술 리뷰

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스
5.00 PCB Verified

기계적 치수 및 랜드 패턴 (QFN-68(8x8))

데이터시트에서 추출 및 IPC-7351B 표준화 완료
mm
패키지 본체 (D × E)Nominal
8.00 × 8.00 mm
높이 (A) & 피치 (e)IPC-7351B
A=0.90mm · e=0.40mm
패드 크기 (W × L)Level B
0.22 × 0.80 mm
핀 수 / 총 패드 수Topology
69P / 69Pad (QUAD_ROW)

권장 주변 부품 BOM 및 핀 호환 대체품 (Drop-in)

표준 응용 회로용 수동 부품 및 1:1 핀 호환 대체 부품 목록
DFM READY
부품 기호 / 대체 품번값 / 패키지역할 및 PCB 배치 규칙 (Layout Rule)
N/A
BOM
응용 회로 기준
QFN-68(8x8)
정격 부하 전류에 맞는 배선 폭을 확보하고 IPC-2221 전기적 절연 간격을 준수하세요.

기술 자주 묻는 질문 (FAQ) — CH634X (QFN-68(8x8))

핀아웃, IPC-7351B 랜드 패턴 치수 및 CAD 내보내기 포맷 빠른 안내
IPC-7351B / IEEE-315

CH634X (QFN-68(8x8))의 핀아웃(Pinout) 및 전원 전압 사양은 어떻게 되나요?

WCH에서 제조한 CH634X(QFN-68(8x8) 패키지)은 핀 피치 0.40 mm의 69핀 소자입니다. 주요 핀 구성: 1 (P4_SS_TXB: 다중화 I/O 및 주변장치 핀 P4_SS_TXB (General)), 2 (P4_SS_TXA: 다중화 I/O 및 주변장치 핀 P4_SS_TXA (General)), 3 (P4_VDD12: 전원 공급 입력 핀 (P4_VDD12 — 3.3V / 5.0V Standard Logic)), 4 (P4_SS_RXB: 다중화 I/O 및 주변장치 핀 P4_SS_RXB (General)), 5 (P4_SS_RXA: 다중화 I/O 및 주변장치 핀 P4_SS_RXA (General)), 6 (P4_HS_DP: 다중화 I/O 및 주변장치 핀 P4_HS_DP (General)).

CH634X의 IPC-7351B 표준 PCB 풋프린트 규격 치수는 얼마인가요?

데이터시트 기계 도면 및 IPC-7351B Level B(표준 밀도)에 따라 CH634X(QFN-68(8x8)) 본체 크기는 8.00 × 8.00 mm, 피치 e = 0.40 mm이며 총 69개의 구리 패드로 구성됩니다 (중앙 방열 패드 EPAD 6.20 × 6.20 mm, IPC-7525 60% 스텐실 창 적용).

CH634X용 KiCad(.kicad_mod, .kicad_sym), Fusion 360(.lbr) 및 3D STEP 모델은 어디서 다운로드할 수 있나요?

이 페이지에서 CERN-OHL-P-2.0 오픈 하드웨어 라이선스에 따라 검증된 CH634X(WCH, QFN-68(8x8))의 KiCad 8 풋프린트 및 기호, Autodesk Fusion 360 / Eagle(.lbr), 3D STEP AP214 & WebGL GLB 패키지를 무료로 즉시 다운로드할 수 있습니다.

정적 참조 부록: 핀아웃 테이블 (69 핀) 및 CH634 제품군 변형정적 표 펼치기
핀 번호 (Pin #)신호명 (Signal Name)전기적 유형 (Type)기능 설명 및 회로 설계 유의사항
1P4_SS_TXBDigital_IO신호 단자 P4_SS_TXB (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P4_SS_TXB. 지원 버스 프로토콜: General.
2P4_SS_TXADigital_IO신호 단자 P4_SS_TXA (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P4_SS_TXA. 지원 버스 프로토콜: General.
3P4_VDD12Power_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (P4_VDD12, 최대 정격: 5.5V)입니다.
4P4_SS_RXBDigital_IO신호 단자 P4_SS_RXB (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P4_SS_RXB. 지원 버스 프로토콜: General.
5P4_SS_RXADigital_IO신호 단자 P4_SS_RXA (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P4_SS_RXA. 지원 버스 프로토콜: General.
6P4_HS_DPDigital_IO신호 단자 P4_HS_DP (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P4_HS_DP. 지원 버스 프로토콜: General.
7P4_HS_DMDigital_IO신호 단자 P4_HS_DM (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P4_HS_DM. 지원 버스 프로토콜: General.
8P3_HS_DPDigital_IO신호 단자 P3_HS_DP (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P3_HS_DP. 지원 버스 프로토콜: General.
9P3_HS_DMDigital_IO신호 단자 P3_HS_DM (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P3_HS_DM. 지원 버스 프로토콜: General.
10P3_SS_TXBDigital_IO신호 단자 P3_SS_TXB (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P3_SS_TXB. 지원 버스 프로토콜: General.
11P3_SS_TXADigital_IO신호 단자 P3_SS_TXA (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P3_SS_TXA. 지원 버스 프로토콜: General.
12P3_VDD12Power_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (P3_VDD12, 최대 정격: 5.5V)입니다.
13P3_SS_RXBDigital_IO신호 단자 P3_SS_RXB (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P3_SS_RXB. 지원 버스 프로토콜: General.
14P3_SS_RXADigital_IO신호 단자 P3_SS_RXA (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P3_SS_RXA. 지원 버스 프로토콜: General.
15P2_SS_TXBDigital_IO신호 단자 P2_SS_TXB (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P2_SS_TXB. 지원 버스 프로토콜: General.
16P2_SS_TXADigital_IO신호 단자 P2_SS_TXA (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P2_SS_TXA. 지원 버스 프로토콜: General.
17P2_VDD12Power_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (P2_VDD12, 최대 정격: 5.5V)입니다.
18P2_SS_RXBDigital_IO신호 단자 P2_SS_RXB (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P2_SS_RXB. 지원 버스 프로토콜: General.
19P2_SS_RXADigital_IO신호 단자 P2_SS_RXA (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P2_SS_RXA. 지원 버스 프로토콜: General.
20P2C_SS_RXADigital_IO신호 단자 P2C_SS_RXA (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P2C_SS_RXA. 지원 버스 프로토콜: General.
21P2C_SS_RXBDigital_IO신호 단자 P2C_SS_RXB (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P2C_SS_RXB. 지원 버스 프로토콜: General.
22CFG0Digital_IO신호 단자 CFG0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): CFG0. 지원 버스 프로토콜: General.
23CFG1Digital_IO신호 단자 CFG1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): CFG1. 지원 버스 프로토콜: General.
24P2C_SS_TXBDigital_IO신호 단자 P2C_SS_TXB (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P2C_SS_TXB. 지원 버스 프로토콜: General.
25P2_HS_DPDigital_IO신호 단자 P2_HS_DP (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P2_HS_DP. 지원 버스 프로토콜: General.
26P2_HS_DMDigital_IO신호 단자 P2_HS_DM (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P2_HS_DM. 지원 버스 프로토콜: General.
27OVCUR1#Digital_IO신호 단자 OVCUR1# (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): OVCUR1#. 지원 버스 프로토콜: General.
28PWREN1#Digital_IO신호 단자 PWREN1# (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PWREN1#. 지원 버스 프로토콜: General.
29OVCUR2#Digital_IO신호 단자 OVCUR2# (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): OVCUR2#. 지원 버스 프로토콜: General.
30PWREN2#Digital_IO신호 단자 PWREN2# (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PWREN2#. 지원 버스 프로토콜: General.
31IO31Digital_IOGeneral Purpose Digital I/O Pin IO31
32PWREN3#Digital_IO신호 단자 PWREN3# (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PWREN3#. 지원 버스 프로토콜: General.
33GANG EN#_Digital_IO신호 단자 GANG EN#_ (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): GANG EN#_. 지원 버스 프로토콜: General.
34PWREN4#Digital_IO신호 단자 PWREN4# (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PWREN4#. 지원 버스 프로토콜: General.
35VDD33Power_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD33, 최대 정격: 5.5V)입니다.
36VDD5Power_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD5, 최대 정격: 5.5V)입니다.
37VSWDigital_IO신호 단자 VSW (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): VSW. 지원 버스 프로토콜: General.
38NCNC신호 단자 NC (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): NC. 지원 버스 프로토콜: General.
39P2_CC2Digital_IO신호 단자 P2_CC2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P2_CC2. 지원 버스 프로토콜: General.
40P2_CC1Digital_IO신호 단자 P2_CC1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P2_CC1. 지원 버스 프로토콜: General.
41P1_CC2Digital_IO신호 단자 P1_CC2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P1_CC2. 지원 버스 프로토콜: General.
42P1_CC1Digital_IO신호 단자 P1_CC1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P1_CC1. 지원 버스 프로토콜: General.
43DVDD12Power_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (DVDD12, 최대 정격: 5.5V)입니다.
44SUSPDigital_IO신호 단자 SUSP (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): SUSP. 지원 버스 프로토콜: General.
45SCLDigital_IO신호 단자 SCL (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): SCL. 지원 버스 프로토콜: I2C.
46RESET#Digital_IO로우 액티브 하드웨어 리셋 단자 (RESET#): Low로 당기면 코어 및 모든 주변장치가 초기화됩니다.
47XODigital_IO신호 단자 XO (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): XO. 지원 버스 프로토콜: RTC/CLK.
48XIDigital_IO신호 단자 XI (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): XI. 지원 버스 프로토콜: RTC/CLK.
49SMBDATDigital_IO신호 단자 SMBDAT (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): SMBDAT. 지원 버스 프로토콜: General.
50P1C_SS_TXBDigital_IO신호 단자 P1C_SS_TXB (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P1C_SS_TXB. 지원 버스 프로토콜: General.
51P1C_SS_TXADigital_IO신호 단자 P1C_SS_TXA (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P1C_SS_TXA. 지원 버스 프로토콜: General.
52P1_VDD12Power_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (P1_VDD12, 최대 정격: 5.5V)입니다.
53P1C_SS_RXBDigital_IO신호 단자 P1C_SS_RXB (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P1C_SS_RXB. 지원 버스 프로토콜: General.
54P1C_SS_RXADigital_IO신호 단자 P1C_SS_RXA (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P1C_SS_RXA. 지원 버스 프로토콜: General.
55P1_SS_RXADigital_IO신호 단자 P1_SS_RXA (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P1_SS_RXA. 지원 버스 프로토콜: General.
56P1_SS_RXBDigital_IO신호 단자 P1_SS_RXB (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P1_SS_RXB. 지원 버스 프로토콜: General.
57P1_VDD12Power_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (P1_VDD12, 최대 정격: 5.5V)입니다.
58P1_SS_TXADigital_IO신호 단자 P1_SS_TXA (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P1_SS_TXA. 지원 버스 프로토콜: General.
59P1_SS_TXBDigital_IO신호 단자 P1_SS_TXB (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P1_SS_TXB. 지원 버스 프로토콜: General.
60P1_HS_DPDigital_IO신호 단자 P1_HS_DP (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P1_HS_DP. 지원 버스 프로토콜: General.
61P1_HS_DMDigital_IO신호 단자 P1_HS_DM (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P1_HS_DM. 지원 버스 프로토콜: General.
62NCNC신호 단자 NC (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): NC. 지원 버스 프로토콜: General.
63UP_HS_DMDigital_IO신호 단자 UP_HS_DM (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): UP_HS_DM. 지원 버스 프로토콜: General.
64UP_SS_TXBDigital_IO신호 단자 UP_SS_TXB (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): UP_SS_TXB. 지원 버스 프로토콜: General.
탐색부품패키지제조사업로드