ChipDocs.org
⌘K
2284 部品PDFアップロード
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) — Symbol, Footprint IPC-7351B & 3D STEP Model

LAN8820-ABZJ-TR

MICROCHIPID: C625088QFN-56-EP(8x8) · 57 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · LAN8820-ABZJ-TR (QFN-56-EP(8x8))1No Connect2TCK3TMS4NC5XI6IO37VDD25IO8VDD12CORE9RXD010RXD111RXD212RXD313VDD12CORE14RXCTRL15HPD16nRESET17IRQ18RXC19VDD25IO20VDD12CORE21NC22TXD323VDD12CORE24VDD25IO25TXD226TXD127TXD028TXCTRL29TXC57EP56VDD12A55TR3P54TR3N53VDD12A52TR2P51TR2N50VDD12PLL49VDD12BIAS48VDD12A47TR1P46TR1N45VDD12A44TR0P43TR0N42ETHRBIAS41MDIO40MDC39CONFIG038CONFIG137VDD25IO36VDD12CORE35CONFIG234CONFIG33310_LED#32100_LED/HPD_31IO3130VDD12COREGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.843.238.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1-43.2mm
2. 2Dフットプリント
123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657E=8.00mm · Pitch e=0.50mmD=8.00mm-6-5-4-3-2-101234566543210-1-2-3-4-5-6mm
3. 3Dモデル
パッケージ外形: 8.00mm × 8.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (57/57)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1No ConnectI/OマルチプレクスI/O・ペリフェラル端子 No Connect (General)
2TCKI/OマルチプレクスI/O・ペリフェラル端子 TCK (General)
3TMSI/OマルチプレクスI/O・ペリフェラル端子 TMS (General)
4NCNCNo Connect (Leave Floating)
5XII/OマルチプレクスI/O・ペリフェラル端子 XI (RTC/CLK)
6IO3I/OGPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap)
7VDD25IOPower電源供給入力 (VDD25IO — 3.3V / 5.0V Standard Logic)
8VDD12COREPower電源供給入力 (VDD12CORE — 3.3V / 5.0V Standard Logic)
9RXD0I/OマルチプレクスI/O・ペリフェラル端子 RXD0 (UART)
10RXD1I/OマルチプレクスI/O・ペリフェラル端子 RXD1 (UART)
11RXD2I/OマルチプレクスI/O・ペリフェラル端子 RXD2 (UART)
12RXD3I/OマルチプレクスI/O・ペリフェラル端子 RXD3 (UART)
13VDD12COREPower電源供給入力 (VDD12CORE — 3.3V / 5.0V Standard Logic)
14RXCTRLI/OマルチプレクスI/O・ペリフェラル端子 RXCTRL (General)
15HPDI/OマルチプレクスI/O・ペリフェラル端子 HPD (General)
16nRESETIシステムイネーブル・ハードウェアリセット (nRESET)
17IRQI/OマルチプレクスI/O・ペリフェラル端子 IRQ (General)
18RXCI/OマルチプレクスI/O・ペリフェラル端子 RXC (General)
19VDD25IOPower電源供給入力 (VDD25IO — 3.3V / 5.0V Standard Logic)
20VDD12COREPower電源供給入力 (VDD12CORE — 3.3V / 5.0V Standard Logic)
21NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
22TXD3I/OマルチプレクスI/O・ペリフェラル端子 TXD3 (UART)
23VDD12COREPower電源供給入力 (VDD12CORE — 3.3V / 5.0V Standard Logic)
24VDD25IOPower電源供給入力 (VDD25IO — 3.3V / 5.0V Standard Logic)
25TXD2I/OマルチプレクスI/O・ペリフェラル端子 TXD2 (UART)
26TXD1I/OマルチプレクスI/O・ペリフェラル端子 TXD1 (UART)
27TXD0I/OマルチプレクスI/O・ペリフェラル端子 TXD0 (UART)
28TXCTRLI/OマルチプレクスI/O・ペリフェラル端子 TXCTRL (General)
29TXCI/OマルチプレクスI/O・ペリフェラル端子 TXC (General)
30VDD12COREPower電源供給入力 (VDD12CORE — 3.3V / 5.0V Standard Logic)
31IO31I/OGeneral Purpose Digital I/O Pin IO31
32100_LED/HPD_MODE#I/OマルチプレクスI/O・ペリフェラル端子 100_LED/HPD_MODE# (General)
3310_LED#I/OマルチプレクスI/O・ペリフェラル端子 10_LED# (General)
34CONFIG3I/OマルチプレクスI/O・ペリフェラル端子 CONFIG3 (General)
35CONFIG2I/OマルチプレクスI/O・ペリフェラル端子 CONFIG2 (General)
36VDD12COREPower電源供給入力 (VDD12CORE — 3.3V / 5.0V Standard Logic)
37VDD25IOPower電源供給入力 (VDD25IO — 3.3V / 5.0V Standard Logic)
38CONFIG1I/OマルチプレクスI/O・ペリフェラル端子 CONFIG1 (General)
39CONFIG0I/OマルチプレクスI/O・ペリフェラル端子 CONFIG0 (General)
40MDCI/OマルチプレクスI/O・ペリフェラル端子 MDC (General)
41MDIOI/OマルチプレクスI/O・ペリフェラル端子 MDIO (General)
42ETHRBIASI/OマルチプレクスI/O・ペリフェラル端子 ETHRBIAS (General)
43TR0NI/OマルチプレクスI/O・ペリフェラル端子 TR0N (General)
44TR0PI/OマルチプレクスI/O・ペリフェラル端子 TR0P (General)
45VDD12APower電源供給入力 (VDD12A — 3.3V / 5.0V Standard Logic)
46TR1NI/OマルチプレクスI/O・ペリフェラル端子 TR1N (General)
47TR1PI/OマルチプレクスI/O・ペリフェラル端子 TR1P (General)
48VDD12APower電源供給入力 (VDD12A — 3.3V / 5.0V Standard Logic)
49VDD12BIASPower電源供給入力 (VDD12BIAS — 3.3V / 5.0V Standard Logic)
50VDD12PLLPower電源供給入力 (VDD12PLL — 3.3V / 5.0V Standard Logic)
51TR2NI/OマルチプレクスI/O・ペリフェラル端子 TR2N (General)
52TR2PI/OマルチプレクスI/O・ペリフェラル端子 TR2P (General)
53VDD12APower電源供給入力 (VDD12A — 3.3V / 5.0V Standard Logic)
54TR3NI/OマルチプレクスI/O・ペリフェラル端子 TR3N (General)
55TR3PI/OマルチプレクスI/O・ペリフェラル端子 TR3P (General)
56VDD12APower電源供給入力 (VDD12A — 3.3V / 5.0V Standard Logic)
57EPGND露出サーマルパッド・グラウンド (EP)
PIN 1 No Connect
I/O
マルチプレクスI/O・ペリフェラル端子 No Connect (General)
設計上の注意点: This pin must be left floating for normal device oper atio n .
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 9 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: LAN8820-ABZJ-TR (MICROCHIP · QFN-56-EP(8x8))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (57ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) - 4. パッケージ外形寸法図 (D×E×A)
QFN-56-EP(8x8) · 8.00×8.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (57 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (9 点 · 1/1 ページ)
LAN8820 シリーズの切り抜きなし原本図面 9 点中 1–9 点目を表示
P1 · p01_fig01376×200px
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) — RGMII 10/100/1000 Ethernet Transceiver
RGMII 10/100/1000 Ethernet Transceiver
P5 · p05_fig011698×1761px
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) — FIGURE 2-1: 56-QFN PIN ASSIGNMENTS (TOP VIEW)
FIGURE 2-1: 56-QFN PIN ASSIGNMENTS (TOP VIEW)
P5 · p05_fig01P5
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) — Datasheet Page 5 (p05_fig01)
Datasheet Page 5 (p05_fig01)
P76 · p76_fig011778×2105px
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) — FIGURE 6-1: 56-QFN PACKAGE
FIGURE 6-1: 56-QFN PACKAGE
P76 · p76_fig021532×1185px
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) — FIGURE 6-1: 56-QFN PACKAGE
FIGURE 6-1: 56-QFN PACKAGE
P76 · p76_fig02P76
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) — Datasheet Page 76 (p76_fig02)
Datasheet Page 76 (p76_fig02)
P77 · p77_fig011382×1191px
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) — FIGURE 6-2: 56-QFN RECOMMENDED PCB LAND PATTERN
FIGURE 6-2: 56-QFN RECOMMENDED PCB LAND PATTERN
P77 · p77_fig01P77
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) — Datasheet Page 77 (p77_fig01)
Datasheet Page 77 (p77_fig01)
P79 · p79_fig011778×2287px
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) — Revision Level & Date Section/Figure/Entry Correction
Revision Level & Date Section/Figure/Entry Correction

電気仕様 & 部品詳細スペック (LAN8820-ABZJ-TR)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:LAN8820-ABZJ-TR (QFN-56-EP(8x8)) は 56 ピンの標準電子部品・コネクタで、パッケージ外形は 8.00 × 8.00 × 0.85 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 0°C to +70°C、JTAG / SWD, RTC/CLK, UART インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
0°C to +70°C
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
25MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
8.00 × 8.00 × 0.85 mm (A1=0.04 mm)
パッケージ系列: QFN (QFN-56-EP(8x8))
ピン数・リードピッチN / e
56 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
JTAG / SWD, RTC/CLK, UART
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル57 ピン自動バス分類
OK
IPC-7351B フットプリント57 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口EPAD 5.90×5.90mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified
IPC-7351B

同系列ファミリー & 同一データシート部品 — LAN8820 (3)

同一データシートを共有するパッケージ違いやバリアントを選択

機械寸法 & ランドパターン (QFN-56-EP(8x8))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
8.00 × 8.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.85mm · e=0.50mm
パッド寸法 (W × L)Level B
0.22 × 0.85 mm
ピン数 / 総パッド数Topology
57P / 57Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
QFN-56-EP(8x8)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — LAN8820-ABZJ-TR (QFN-56-EP(8x8))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

LAN8820-ABZJ-TR (QFN-56-EP(8x8)) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 LAN8820-ABZJ-TR (QFN-56-EP(8x8) パッケージ) は全 57 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (No Connect: マルチプレクスI/O・ペリフェラル端子 No Connect (General)), 2 (TCK: マルチプレクスI/O・ペリフェラル端子 TCK (General)), 3 (TMS: マルチプレクスI/O・ペリフェラル端子 TMS (General)), 4 (NC: No Connect (Leave Floating)), 5 (XI: マルチプレクスI/O・ペリフェラル端子 XI (RTC/CLK)), 6 (IO3: GPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap))。

LAN8820-ABZJ-TR の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、LAN8820-ABZJ-TR (QFN-56-EP(8x8)) の本体外形は 8.00 × 8.00 mm、ピッチ e = 0.50 mm、合計 57 パッドで構成されています（中央放熱パッド EPAD 5.90 × 5.90 mm、IPC-7525 60% 開口ペーストマスク付き）。

LAN8820-ABZJ-TR の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの LAN8820-ABZJ-TR (MICROCHIP, QFN-56-EP(8x8)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (57 ピン) & LAN8820 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1No ConnectDigital_IO信号端子 No Connect（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: No Connect。対応バス/インターフェース: General。
2TCKDigital_IO信号端子 TCK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TCK。対応バス/インターフェース: General。
3TMSDigital_IO信号端子 TMS（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TMS。対応バス/インターフェース: General。
4NCNo_ConnectNo Connect (Leave Floating)
5XIDigital_IO信号端子 XI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XI。対応バス/インターフェース: RTC/CLK。
6IO3Digital_IOGPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap)
7VDD25IOPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD25IO、最大定格: 5.5V) です。
8VDD12COREPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD12CORE、最大定格: 5.5V) です。
9RXD0Digital_IO信号端子 RXD0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD0。対応バス/インターフェース: UART。
10RXD1Digital_IO信号端子 RXD1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD1。対応バス/インターフェース: UART。
11RXD2Digital_IO信号端子 RXD2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD2。対応バス/インターフェース: UART。
12RXD3Digital_IO信号端子 RXD3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD3。対応バス/インターフェース: UART。
13VDD12COREPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD12CORE、最大定格: 5.5V) です。
14RXCTRLDigital_IO信号端子 RXCTRL（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXCTRL。対応バス/インターフェース: General。
15HPDDigital_IO信号端子 HPD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: HPD。対応バス/インターフェース: General。
16nRESETDigital_IOローアクティブ・ハードウェアリセット端子 (nRESET)：Lowに引くことでコアと全ペリフェラルを初期化します。
17IRQDigital_IO信号端子 IRQ（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IRQ。対応バス/インターフェース: General。
18RXCDigital_IO信号端子 RXC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXC。対応バス/インターフェース: General。
19VDD25IOPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD25IO、最大定格: 5.5V) です。
20VDD12COREPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD12CORE、最大定格: 5.5V) です。
21NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
22TXD3Digital_IO信号端子 TXD3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD3。対応バス/インターフェース: UART。
23VDD12COREPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD12CORE、最大定格: 5.5V) です。
24VDD25IOPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD25IO、最大定格: 5.5V) です。
25TXD2Digital_IO信号端子 TXD2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD2。対応バス/インターフェース: UART。
26TXD1Digital_IO信号端子 TXD1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD1。対応バス/インターフェース: UART。
27TXD0Digital_IO信号端子 TXD0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD0。対応バス/インターフェース: UART。
28TXCTRLDigital_IO信号端子 TXCTRL（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXCTRL。対応バス/インターフェース: General。
29TXCDigital_IO信号端子 TXC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXC。対応バス/インターフェース: General。
30VDD12COREPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD12CORE、最大定格: 5.5V) です。
31IO31Digital_IOGeneral Purpose Digital I/O Pin IO31
32100_LED/HPD_MODE#Digital_IO信号端子 100_LED/HPD_MODE#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: 100_LED/HPD_MODE#。対応バス/インターフェース: General。
3310_LED#Digital_IO信号端子 10_LED#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: 10_LED#。対応バス/インターフェース: General。
34CONFIG3Digital_IO信号端子 CONFIG3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CONFIG3。対応バス/インターフェース: General。
35CONFIG2Digital_IO信号端子 CONFIG2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CONFIG2。対応バス/インターフェース: General。
36VDD12COREPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD12CORE、最大定格: 5.5V) です。
37VDD25IOPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD25IO、最大定格: 5.5V) です。
38CONFIG1Digital_IO信号端子 CONFIG1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CONFIG1。対応バス/インターフェース: General。
39CONFIG0Digital_IO信号端子 CONFIG0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CONFIG0。対応バス/インターフェース: General。
40MDCDigital_IO信号端子 MDC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MDC。対応バス/インターフェース: General。
41MDIODigital_IO信号端子 MDIO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MDIO。対応バス/インターフェース: General。
42ETHRBIASDigital_IO信号端子 ETHRBIAS（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: ETHRBIAS。対応バス/インターフェース: General。
43TR0NDigital_IO信号端子 TR0N（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TR0N。対応バス/インターフェース: General。
44TR0PDigital_IO信号端子 TR0P（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TR0P。対応バス/インターフェース: General。
45VDD12APower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD12A、最大定格: 5.5V) です。
46TR1NDigital_IO信号端子 TR1N（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TR1N。対応バス/インターフェース: General。
47TR1PDigital_IO信号端子 TR1P（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TR1P。対応バス/インターフェース: General。
48VDD12APower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD12A、最大定格: 5.5V) です。
49VDD12BIASPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD12BIAS、最大定格: 5.5V) です。
50VDD12PLLPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD12PLL、最大定格: 5.5V) です。
51TR2NDigital_IO信号端子 TR2N（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TR2N。対応バス/インターフェース: General。
52TR2PDigital_IO信号端子 TR2P（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TR2P。対応バス/インターフェース: General。
53VDD12APower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD12A、最大定格: 5.5V) です。
54TR3NDigital_IO信号端子 TR3N（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TR3N。対応バス/インターフェース: General。
55TR3PDigital_IO信号端子 TR3P（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TR3P。対応バス/インターフェース: General。
56VDD12APower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD12A、最大定格: 5.5V) です。
57EPGNDパッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。
探索部品パッケージメーカーアップロード