ChipDocs.org
⌘K
2284 器件上传PDF
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) — Symbol, Footprint IPC-7351B & 3D STEP Model

LAN8820-ABZJ-TR

MICROCHIPID: C625088QFN-56-EP(8x8) · 57 引脚 · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同步交叉探测模式 (CROSS-PROBE)点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
1. 原理图符号
U1 · LAN8820-ABZJ-TR (QFN-56-EP(8x8))1No Connect2TCK3TMS4NC5XI6IO37VDD25IO8VDD12CORE9RXD010RXD111RXD212RXD313VDD12CORE14RXCTRL15HPD16nRESET17IRQ18RXC19VDD25IO20VDD12CORE21NC22TXD323VDD12CORE24VDD25IO25TXD226TXD127TXD028TXCTRL29TXC57EP56VDD12A55TR3P54TR3N53VDD12A52TR2P51TR2N50VDD12PLL49VDD12BIAS48VDD12A47TR1P46TR1N45VDD12A44TR0P43TR0N42ETHRBIAS41MDIO40MDC39CONFIG038CONFIG137VDD25IO36VDD12CORE35CONFIG234CONFIG33310_LED#32100_LED/HPD_31IO3130VDD12COREGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.843.238.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1-43.2mm
2. 2D封装焊盘
123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657E=8.00mm · Pitch e=0.50mmD=8.00mm-6-5-4-3-2-101234566543210-1-2-3-4-5-6mm
3. 3D实体模型
封装外形: 8.00mm × 8.00mm · 间距 Pitch: 0.50mm · 标尺网格步距: 1.00mm实时同步 <100ms

引脚定义三维联动 (Symbol / 2D / 3D) (57/57)

点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
引脚符号类型功能说明 (ZH)
1No ConnectI/O多功能复用 I/O 与外设引脚 No Connect (General)
2TCKI/O多功能复用 I/O 与外设引脚 TCK (General)
3TMSI/O多功能复用 I/O 与外设引脚 TMS (General)
4NCNCNo Connect (Leave Floating)
5XII/O多功能复用 I/O 与外设引脚 XI (RTC/CLK)
6IO3I/OGPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap)
7VDD25IOPower正电源供电引脚 (VDD25IO — 3.3V / 5.0V Standard Logic)
8VDD12COREPower正电源供电引脚 (VDD12CORE — 3.3V / 5.0V Standard Logic)
9RXD0I/O多功能复用 I/O 与外设引脚 RXD0 (UART)
10RXD1I/O多功能复用 I/O 与外设引脚 RXD1 (UART)
11RXD2I/O多功能复用 I/O 与外设引脚 RXD2 (UART)
12RXD3I/O多功能复用 I/O 与外设引脚 RXD3 (UART)
13VDD12COREPower正电源供电引脚 (VDD12CORE — 3.3V / 5.0V Standard Logic)
14RXCTRLI/O多功能复用 I/O 与外设引脚 RXCTRL (General)
15HPDI/O多功能复用 I/O 与外设引脚 HPD (General)
16nRESETI系统复位 / 芯片使能引脚 (nRESET)
17IRQI/O多功能复用 I/O 与外设引脚 IRQ (General)
18RXCI/O多功能复用 I/O 与外设引脚 RXC (General)
19VDD25IOPower正电源供电引脚 (VDD25IO — 3.3V / 5.0V Standard Logic)
20VDD12COREPower正电源供电引脚 (VDD12CORE — 3.3V / 5.0V Standard Logic)
21NCI/O多功能复用 I/O 与外设引脚 NC (General)
22TXD3I/O多功能复用 I/O 与外设引脚 TXD3 (UART)
23VDD12COREPower正电源供电引脚 (VDD12CORE — 3.3V / 5.0V Standard Logic)
24VDD25IOPower正电源供电引脚 (VDD25IO — 3.3V / 5.0V Standard Logic)
25TXD2I/O多功能复用 I/O 与外设引脚 TXD2 (UART)
26TXD1I/O多功能复用 I/O 与外设引脚 TXD1 (UART)
27TXD0I/O多功能复用 I/O 与外设引脚 TXD0 (UART)
28TXCTRLI/O多功能复用 I/O 与外设引脚 TXCTRL (General)
29TXCI/O多功能复用 I/O 与外设引脚 TXC (General)
30VDD12COREPower正电源供电引脚 (VDD12CORE — 3.3V / 5.0V Standard Logic)
31IO31I/OGeneral Purpose Digital I/O Pin IO31
32100_LED/HPD_MODE#I/O多功能复用 I/O 与外设引脚 100_LED/HPD_MODE# (General)
3310_LED#I/O多功能复用 I/O 与外设引脚 10_LED# (General)
34CONFIG3I/O多功能复用 I/O 与外设引脚 CONFIG3 (General)
35CONFIG2I/O多功能复用 I/O 与外设引脚 CONFIG2 (General)
36VDD12COREPower正电源供电引脚 (VDD12CORE — 3.3V / 5.0V Standard Logic)
37VDD25IOPower正电源供电引脚 (VDD25IO — 3.3V / 5.0V Standard Logic)
38CONFIG1I/O多功能复用 I/O 与外设引脚 CONFIG1 (General)
39CONFIG0I/O多功能复用 I/O 与外设引脚 CONFIG0 (General)
40MDCI/O多功能复用 I/O 与外设引脚 MDC (General)
41MDIOI/O多功能复用 I/O 与外设引脚 MDIO (General)
42ETHRBIASI/O多功能复用 I/O 与外设引脚 ETHRBIAS (General)
43TR0NI/O多功能复用 I/O 与外设引脚 TR0N (General)
44TR0PI/O多功能复用 I/O 与外设引脚 TR0P (General)
45VDD12APower正电源供电引脚 (VDD12A — 3.3V / 5.0V Standard Logic)
46TR1NI/O多功能复用 I/O 与外设引脚 TR1N (General)
47TR1PI/O多功能复用 I/O 与外设引脚 TR1P (General)
48VDD12APower正电源供电引脚 (VDD12A — 3.3V / 5.0V Standard Logic)
49VDD12BIASPower正电源供电引脚 (VDD12BIAS — 3.3V / 5.0V Standard Logic)
50VDD12PLLPower正电源供电引脚 (VDD12PLL — 3.3V / 5.0V Standard Logic)
51TR2NI/O多功能复用 I/O 与外设引脚 TR2N (General)
52TR2PI/O多功能复用 I/O 与外设引脚 TR2P (General)
53VDD12APower正电源供电引脚 (VDD12A — 3.3V / 5.0V Standard Logic)
54TR3NI/O多功能复用 I/O 与外设引脚 TR3N (General)
55TR3PI/O多功能复用 I/O 与外设引脚 TR3P (General)
56VDD12APower正电源供电引脚 (VDD12A — 3.3V / 5.0V Standard Logic)
57EPGND底部裸露散热焊盘与接地端 (EP)
PIN 1 No Connect
I/O
多功能复用 I/O 与外设引脚 No Connect (General)
PCB布线建议: This pin must be left floating for normal device oper atio n .
IPC-7351B 焊接密度与跨距 C/G/Z 调整

规格书PDF在线浏览与工程图画廊 (6 标准工程图 + 9 提取细节图)

直接在页面内查阅原厂PDF文档，或点击图纸全屏放大查看细节
在新窗口打开PDF ↗阅读规格书PDF (.pdf)
PDF VIEWER原厂官方芯片数据手册: LAN8820-ABZJ-TR (MICROCHIP · QFN-56-EP(8x8))
可在下方嵌入阅读器中直接滚动翻页、Ctrl+F 搜索关键词或全屏放大
1. 3D真实封装照片级模型REPRESENTATIVE
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) - 1. 3D真实封装照片级模型
高精度实体渲染放大 ›
2. 标准引脚分布图 (Top View)CLEANROOM PINOUT
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) - 2. 标准引脚分布图 (Top View)
准确封装引脚分布 (57 引脚)放大 ›
3. 原厂规格书引脚图PDF PINOUT
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) - 3. 原厂规格书引脚图
无损原始引脚图放大 ›
4. 封装机械外形图 (D×E×A)PACKAGE DIMENSIONS
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) - 4. 封装机械外形图 (D×E×A)
QFN-56-EP(8x8) · 8.00×8.00mm · 节距 0.50mm放大 ›
5. 推荐PCB焊盘图LAND PATTERN
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) - 5. 推荐PCB焊盘图
IPC-7351B 焊盘 (57 Pads)放大 ›
6. 典型应用原理图SCHEMATIC
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) - 6. 典型应用原理图
Typical Application Schematic放大 ›
Datasheet 原始引脚图与技术图纸库 (9 张图纸 · 第 1/1 页)
显示第 1–9 张，共 9 张完整原图 (来自 LAN8820 系列)
P1 · p01_fig01376×200px
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) — RGMII 10/100/1000 Ethernet Transceiver
RGMII 10/100/1000 Ethernet Transceiver
P5 · p05_fig011698×1761px
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) — FIGURE 2-1: 56-QFN PIN ASSIGNMENTS (TOP VIEW)
FIGURE 2-1: 56-QFN PIN ASSIGNMENTS (TOP VIEW)
P5 · p05_fig01P5
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) — Datasheet Page 5 (p05_fig01)
Datasheet Page 5 (p05_fig01)
P76 · p76_fig011778×2105px
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) — FIGURE 6-1: 56-QFN PACKAGE
FIGURE 6-1: 56-QFN PACKAGE
P76 · p76_fig021532×1185px
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) — FIGURE 6-1: 56-QFN PACKAGE
FIGURE 6-1: 56-QFN PACKAGE
P76 · p76_fig02P76
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) — Datasheet Page 76 (p76_fig02)
Datasheet Page 76 (p76_fig02)
P77 · p77_fig011382×1191px
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) — FIGURE 6-2: 56-QFN RECOMMENDED PCB LAND PATTERN
FIGURE 6-2: 56-QFN RECOMMENDED PCB LAND PATTERN
P77 · p77_fig01P77
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) — Datasheet Page 77 (p77_fig01)
Datasheet Page 77 (p77_fig01)
P79 · p79_fig011778×2287px
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) — Revision Level & Date Section/Figure/Entry Correction
Revision Level & Date Section/Figure/Entry Correction

电气参数与元器件规格详情 (LAN8820-ABZJ-TR)

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口 (ZH)
标准电子与连接器元件
详细概述:LAN8820-ABZJ-TR (QFN-56-EP(8x8)) 是一款 56 引脚的标准电子与连接器元件，机械封装尺寸为 8.00 × 8.00 × 0.85 mm（引脚间距 e = 0.50 mm）。工作电压范围 1.8V ~ 5.5V (Theo Datasheet)，工作温度 0°C to +70°C，内置 JTAG / SWD, RTC/CLK, UART 通信接口。
工作电源电压范围V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
请在电源引脚 2mm 内布置 100nF + 10µF X7R 去耦电容
工作环境温度范围T_A
0°C to +70°C
工业级温度规范；最高结温 T_J(max) = +125°C
时钟与射频工作频率f_CLK / f_RF
25MHz
源自数据手册电气参数表
额定电流与功耗参数I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
请严格遵守单引脚最大电流限制
机械封装外廓尺寸D × E × A
8.00 × 8.00 × 0.85 mm (A1=0.04 mm)
封装类型：QFN (QFN-56-EP(8x8))
引脚总数与中心间距N / e
56 Pins | Pitch e = 0.50 mm (19.7 mil)
基于 IPC-7351B 中心距 C 数学归一化
内置外设与总线接口Buses
JTAG / SWD, RTC/CLK, UART
与原理图符号、2D 焊盘及 3D 模型四向同步
回流焊与潮敏等级规范IPC / MSL
IPC-7351B Level B | J-STD-020 (峰值 260°C) | MSL-3
底部散热焊盘采用 60% 网格钢网开窗防气泡
工程安全警示: SMT 贴片前请核对丝印层第 1 引脚斜角标识。
工程安全警示: 底部散热焊盘需通过 Ø0.3mm 散热过孔阵列连接至内层完整 GND 铜皮。

5项工业标准验证

导出文件前自动执行几何与电气校验
5/5 全部通过
IEEE-315 原理图符号57 个引脚自动按总线分组
OK
IPC-7351B 封装焊盘57 个焊盘 · 节距 0.50mm
OK
IPC-7525 60% 钢网开窗EPAD 5.90×5.90mm 网格开窗
OK
DFM 可制造性规则 (JLCPCB / PCBWay)焊盘最小间距: 0.25mm
OK
3D STEP AP214 & GLB原点完全对齐 (0,0,0)
OK

实物验证与工程师技术评价

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口
5.00 PCB Verified
IPC-7351B

同系列衍生型号与共享规格书器件 — LAN8820 (3)

选择同系列的其他封装版本或后缀型号

机械外形尺寸与焊盘 (Land Pattern) (QFN-56-EP(8x8))

由芯片数据手册提取并按 IPC-7351B 规范化
mm
封装本体尺寸 (D × E)Nominal
8.00 × 8.00 mm
封装高度 (A) 与引脚间距 (e)IPC-7351B
A=0.85mm · e=0.50mm
焊盘尺寸 (W × L)Level B
0.22 × 0.85 mm
引脚数 / 总焊盘数Topology
57P / 57Pad (QUAD_ROW)

推荐外围 BOM 器件与原位替代料号 (Drop-in)

标准应用电路伴随无源器件及引脚 1:1 兼容替代型号
DFM READY
位号 / 替代型号参数值 / 封装电路作用与 PCB 布局规则 (Layout Rule)
N/A
BOM
按应用电路选取
QFN-56-EP(8x8)
按额定负载电流计算走线宽度，并遵循 IPC-2221 电气间隙规范。

工程技术常见问题 (FAQ) — LAN8820-ABZJ-TR (QFN-56-EP(8x8))

关于引脚定义、IPC-7351B 焊盘尺寸及 CAD 格式导出的快速解答
IPC-7351B / IEEE-315

LAN8820-ABZJ-TR (QFN-56-EP(8x8)) 的引脚排列 (Pinout) 与供电电压参数是什么？

MICROCHIP 生产的 LAN8820-ABZJ-TR 采用 QFN-56-EP(8x8) 封装，共 57 脚，引脚间距 0.50 mm。主要引脚包括：1 (No Connect: 多功能复用 I/O 与外设引脚 No Connect (General)), 2 (TCK: 多功能复用 I/O 与外设引脚 TCK (General)), 3 (TMS: 多功能复用 I/O 与外设引脚 TMS (General)), 4 (NC: No Connect (Leave Floating)), 5 (XI: 多功能复用 I/O 与外设引脚 XI (RTC/CLK)), 6 (IO3: GPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap))。

LAN8820-ABZJ-TR 的 IPC-7351B 标准 PCB 封装焊盘尺寸是多少？

依据数据手册机械尺寸及 IPC-7351B Level B (中等密度) 规范，LAN8820-ABZJ-TR (QFN-56-EP(8x8)) 本体轮廓为 8.00 × 8.00 mm，引脚间距 e = 0.50 mm，共计 57 个铜箔焊盘，附带中心散热焊盘 (EPAD) 5.90 × 5.90 mm (遵循 IPC-7525 60% 钢网开窗)。

哪里可以下载 LAN8820-ABZJ-TR 的 KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr) 与 3D STEP 模型？

您可以在本页面免费下载基于 CERN-OHL-P-2.0 开源硬件协议且通过几何校验的 LAN8820-ABZJ-TR (MICROCHIP, QFN-56-EP(8x8)) 完整 CAD 库，包含 KiCad 8 封装、原理图符号、Fusion 360 / Eagle (.lbr) 以及 3D STEP AP214 / WebGL GLB 模型。

静态索引附录：引脚分配表 (57 脚) 与 LAN8820 系列同族变体展开静态数据表
引脚编号 (Pin #)信号名称 (Signal Name)电气类型 (Type)功能说明与 PCB 设计建议
1No ConnectDigital_IO信号引脚 No Connect（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：No Connect。支持总线接口：General。
2TCKDigital_IO信号引脚 TCK（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：TCK。支持总线接口：General。
3TMSDigital_IO信号引脚 TMS（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：TMS。支持总线接口：General。
4NCNo_ConnectNo Connect (Leave Floating)
5XIDigital_IO信号引脚 XI（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：XI。支持总线接口：RTC/CLK。
6IO3Digital_IOGPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap)
7VDD25IOPower_In主供电输入引脚 (VDD25IO)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
8VDD12COREPower_In主供电输入引脚 (VDD12CORE)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
9RXD0Digital_IO信号引脚 RXD0（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：RXD0。支持总线接口：UART。
10RXD1Digital_IO信号引脚 RXD1（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：RXD1。支持总线接口：UART。
11RXD2Digital_IO信号引脚 RXD2（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：RXD2。支持总线接口：UART。
12RXD3Digital_IO信号引脚 RXD3（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：RXD3。支持总线接口：UART。
13VDD12COREPower_In主供电输入引脚 (VDD12CORE)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
14RXCTRLDigital_IO信号引脚 RXCTRL（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：RXCTRL。支持总线接口：General。
15HPDDigital_IO信号引脚 HPD（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：HPD。支持总线接口：General。
16nRESETDigital_IO低电平有效硬件复位引脚 (nRESET)，拉低将复位内核与所有外设寄存器。
17IRQDigital_IO信号引脚 IRQ（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：IRQ。支持总线接口：General。
18RXCDigital_IO信号引脚 RXC（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：RXC。支持总线接口：General。
19VDD25IOPower_In主供电输入引脚 (VDD25IO)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
20VDD12COREPower_In主供电输入引脚 (VDD12CORE)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
21NCNC信号引脚 NC（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：NC。支持总线接口：General。
22TXD3Digital_IO信号引脚 TXD3（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：TXD3。支持总线接口：UART。
23VDD12COREPower_In主供电输入引脚 (VDD12CORE)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
24VDD25IOPower_In主供电输入引脚 (VDD25IO)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
25TXD2Digital_IO信号引脚 TXD2（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：TXD2。支持总线接口：UART。
26TXD1Digital_IO信号引脚 TXD1（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：TXD1。支持总线接口：UART。
27TXD0Digital_IO信号引脚 TXD0（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：TXD0。支持总线接口：UART。
28TXCTRLDigital_IO信号引脚 TXCTRL（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：TXCTRL。支持总线接口：General。
29TXCDigital_IO信号引脚 TXC（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：TXC。支持总线接口：General。
30VDD12COREPower_In主供电输入引脚 (VDD12CORE)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
31IO31Digital_IOGeneral Purpose Digital I/O Pin IO31
32100_LED/HPD_MODE#Digital_IO信号引脚 100_LED/HPD_MODE#（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：100_LED/HPD_MODE#。支持总线接口：General。
3310_LED#Digital_IO信号引脚 10_LED#（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：10_LED#。支持总线接口：General。
34CONFIG3Digital_IO信号引脚 CONFIG3（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：CONFIG3。支持总线接口：General。
35CONFIG2Digital_IO信号引脚 CONFIG2（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：CONFIG2。支持总线接口：General。
36VDD12COREPower_In主供电输入引脚 (VDD12CORE)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
37VDD25IOPower_In主供电输入引脚 (VDD25IO)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
38CONFIG1Digital_IO信号引脚 CONFIG1（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：CONFIG1。支持总线接口：General。
39CONFIG0Digital_IO信号引脚 CONFIG0（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：CONFIG0。支持总线接口：General。
40MDCDigital_IO信号引脚 MDC（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：MDC。支持总线接口：General。
41MDIODigital_IO信号引脚 MDIO（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：MDIO。支持总线接口：General。
42ETHRBIASDigital_IO信号引脚 ETHRBIAS（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：ETHRBIAS。支持总线接口：General。
43TR0NDigital_IO信号引脚 TR0N（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：TR0N。支持总线接口：General。
44TR0PDigital_IO信号引脚 TR0P（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：TR0P。支持总线接口：General。
45VDD12APower_In主供电输入引脚 (VDD12A)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
46TR1NDigital_IO信号引脚 TR1N（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：TR1N。支持总线接口：General。
47TR1PDigital_IO信号引脚 TR1P（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：TR1P。支持总线接口：General。
48VDD12APower_In主供电输入引脚 (VDD12A)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
49VDD12BIASPower_In主供电输入引脚 (VDD12BIAS)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
50VDD12PLLPower_In主供电输入引脚 (VDD12PLL)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
51TR2NDigital_IO信号引脚 TR2N（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：TR2N。支持总线接口：General。
52TR2PDigital_IO信号引脚 TR2P（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：TR2P。支持总线接口：General。
53VDD12APower_In主供电输入引脚 (VDD12A)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
54TR3NDigital_IO信号引脚 TR3N（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：TR3N。支持总线接口：General。
55TR3PDigital_IO信号引脚 TR3P（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：TR3P。支持总线接口：General。
56VDD12APower_In主供电输入引脚 (VDD12A)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
57EPGND芯片底部裸露散热焊盘 (EP)，提供核心热量导出通道及低电感 0V 接地回路。
探索器件库封装厂商上传