機械寸法 & ランドパターン (QFN-56-EP(8x8))
データシートから抽出・IPC-7351B 準拠標準化パッケージ外形 (D × E)Nominal
8.00 × 8.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.85mm · e=0.50mm
パッド寸法 (W × L)Level B
0.22 × 0.85 mm
ピン数 / 総パッド数Topology
57P / 57Pad (QUAD_ROW)
推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)
標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番| 部品記号 / 代替型番 | 定数 / パッケージ | 役割 & PCB レイアウトルール |
|---|---|---|
| N/A BOM | 応用回路に準拠 QFN-56-EP(8x8) | 定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。 |
技術的なよくある質問 (FAQ) — LAN8820I-ABZJ-TR (QFN-56-EP(8x8))
ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答LAN8820I-ABZJ-TR (QFN-56-EP(8x8)) のピン配置 (Pinout) および電源電圧仕様は？
MICROCHIP 製 LAN8820I-ABZJ-TR (QFN-56-EP(8x8) パッケージ) は全 57 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (No Connect: マルチプレクスI/O・ペリフェラル端子 No Connect (General)), 2 (TCK: マルチプレクスI/O・ペリフェラル端子 TCK (General)), 3 (TMS: マルチプレクスI/O・ペリフェラル端子 TMS (General)), 4 (NC: No Connect (Leave Floating)), 5 (XI: マルチプレクスI/O・ペリフェラル端子 XI (RTC/CLK)), 6 (IO3: GPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap))。
LAN8820I-ABZJ-TR の IPC-7351B 準拠 PCB フットプリント寸法は？
データシート外形図および IPC-7351B Level B (標準密度) に基づき、LAN8820I-ABZJ-TR (QFN-56-EP(8x8)) の本体外形は 8.00 × 8.00 mm、ピッチ e = 0.50 mm、合計 57 パッドで構成されています（中央放熱パッド EPAD 5.90 × 5.90 mm、IPC-7525 60% 開口ペーストマスク付き）。
LAN8820I-ABZJ-TR の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？
このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの LAN8820I-ABZJ-TR (MICROCHIP, QFN-56-EP(8x8)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。
静的リファレンス付録：ピン配置表 (57 ピン) & LAN8820 シリーズバリエーション静的テーブルを開く
| ピン番号 (Pin #) | 信号名 (Signal Name) | 電気種別 (Type) | 機能説明 & 回路設計上の注意 |
|---|---|---|---|
| 1 | No Connect | Digital_IO | 信号端子 No Connect（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: No Connect。対応バス/インターフェース: General。 |
| 2 | TCK | Digital_IO | 信号端子 TCK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TCK。対応バス/インターフェース: General。 |
| 3 | TMS | Digital_IO | 信号端子 TMS（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TMS。対応バス/インターフェース: General。 |
| 4 | NC | No_Connect | No Connect (Leave Floating) |
| 5 | XI | Digital_IO | 信号端子 XI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XI。対応バス/インターフェース: RTC/CLK。 |
| 6 | IO3 | Digital_IO | GPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap) |
| 7 | VDD25IO | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD25IO、最大定格: 5.5V) です。 |
| 8 | VDD12CORE | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD12CORE、最大定格: 5.5V) です。 |
| 9 | RXD0 | Digital_IO | 信号端子 RXD0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD0。対応バス/インターフェース: UART。 |
| 10 | RXD1 | Digital_IO | 信号端子 RXD1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD1。対応バス/インターフェース: UART。 |
| 11 | RXD2 | Digital_IO | 信号端子 RXD2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD2。対応バス/インターフェース: UART。 |
| 12 | RXD3 | Digital_IO | 信号端子 RXD3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD3。対応バス/インターフェース: UART。 |
| 13 | VDD12CORE | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD12CORE、最大定格: 5.5V) です。 |
| 14 | RXCTRL | Digital_IO | 信号端子 RXCTRL（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXCTRL。対応バス/インターフェース: General。 |
| 15 | HPD | Digital_IO | 信号端子 HPD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: HPD。対応バス/インターフェース: General。 |
| 16 | nRESET | Digital_IO | ローアクティブ・ハードウェアリセット端子 (nRESET)：Lowに引くことでコアと全ペリフェラルを初期化します。 |
| 17 | IRQ | Digital_IO | 信号端子 IRQ（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IRQ。対応バス/インターフェース: General。 |
| 18 | RXC | Digital_IO | 信号端子 RXC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXC。対応バス/インターフェース: General。 |
| 19 | VDD25IO | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD25IO、最大定格: 5.5V) です。 |
| 20 | VDD12CORE | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD12CORE、最大定格: 5.5V) です。 |
| 21 | NC | NC | 信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。 |
| 22 | TXD3 | Digital_IO | 信号端子 TXD3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD3。対応バス/インターフェース: UART。 |
| 23 | VDD12CORE | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD12CORE、最大定格: 5.5V) です。 |
| 24 | VDD25IO | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD25IO、最大定格: 5.5V) です。 |
| 25 | TXD2 | Digital_IO | 信号端子 TXD2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD2。対応バス/インターフェース: UART。 |
| 26 | TXD1 | Digital_IO | 信号端子 TXD1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD1。対応バス/インターフェース: UART。 |
| 27 | TXD0 | Digital_IO | 信号端子 TXD0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD0。対応バス/インターフェース: UART。 |
| 28 | TXCTRL | Digital_IO | 信号端子 TXCTRL（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXCTRL。対応バス/インターフェース: General。 |
| 29 | TXC | Digital_IO | 信号端子 TXC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXC。対応バス/インターフェース: General。 |
| 30 | VDD12CORE | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD12CORE、最大定格: 5.5V) です。 |
| 31 | IO31 | Digital_IO | General Purpose Digital I/O Pin IO31 |
| 32 | 100_LED/HPD_MODE# | Digital_IO | 信号端子 100_LED/HPD_MODE#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: 100_LED/HPD_MODE#。対応バス/インターフェース: General。 |
| 33 | 10_LED# | Digital_IO | 信号端子 10_LED#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: 10_LED#。対応バス/インターフェース: General。 |
| 34 | CONFIG3 | Digital_IO | 信号端子 CONFIG3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CONFIG3。対応バス/インターフェース: General。 |
| 35 | CONFIG2 | Digital_IO | 信号端子 CONFIG2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CONFIG2。対応バス/インターフェース: General。 |
| 36 | VDD12CORE | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD12CORE、最大定格: 5.5V) です。 |
| 37 | VDD25IO | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD25IO、最大定格: 5.5V) です。 |
| 38 | CONFIG1 | Digital_IO | 信号端子 CONFIG1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CONFIG1。対応バス/インターフェース: General。 |
| 39 | CONFIG0 | Digital_IO | 信号端子 CONFIG0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CONFIG0。対応バス/インターフェース: General。 |
| 40 | MDC | Digital_IO | 信号端子 MDC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MDC。対応バス/インターフェース: General。 |
| 41 | MDIO | Digital_IO | 信号端子 MDIO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MDIO。対応バス/インターフェース: General。 |
| 42 | ETHRBIAS | Digital_IO | 信号端子 ETHRBIAS（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: ETHRBIAS。対応バス/インターフェース: General。 |
| 43 | TR0N | Digital_IO | 信号端子 TR0N（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TR0N。対応バス/インターフェース: General。 |
| 44 | TR0P | Digital_IO | 信号端子 TR0P（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TR0P。対応バス/インターフェース: General。 |
| 45 | VDD12A | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD12A、最大定格: 5.5V) です。 |
| 46 | TR1N | Digital_IO | 信号端子 TR1N（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TR1N。対応バス/インターフェース: General。 |
| 47 | TR1P | Digital_IO | 信号端子 TR1P（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TR1P。対応バス/インターフェース: General。 |
| 48 | VDD12A | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD12A、最大定格: 5.5V) です。 |
| 49 | VDD12BIAS | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD12BIAS、最大定格: 5.5V) です。 |
| 50 | VDD12PLL | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD12PLL、最大定格: 5.5V) です。 |
| 51 | TR2N | Digital_IO | 信号端子 TR2N（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TR2N。対応バス/インターフェース: General。 |
| 52 | TR2P | Digital_IO | 信号端子 TR2P（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TR2P。対応バス/インターフェース: General。 |
| 53 | VDD12A | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD12A、最大定格: 5.5V) です。 |
| 54 | TR3N | Digital_IO | 信号端子 TR3N（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TR3N。対応バス/インターフェース: General。 |
| 55 | TR3P | Digital_IO | 信号端子 TR3P（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TR3P。対応バス/インターフェース: General。 |
| 56 | VDD12A | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD12A、最大定格: 5.5V) です。 |
| 57 | EP | GND | パッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。 |