ChipDocs.org
⌘K
2284 부품PDF 업로드
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) — Symbol, Footprint IPC-7351B & 3D STEP Model

LAN8820-ABZJ-TR

MICROCHIPID: C625088QFN-56-EP(8x8) · 57 핀 · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 동기화 크로스 프로브 모드 (CROSS-PROBE)핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
1. 회로도 심볼
U1 · LAN8820-ABZJ-TR (QFN-56-EP(8x8))1No Connect2TCK3TMS4NC5XI6IO37VDD25IO8VDD12CORE9RXD010RXD111RXD212RXD313VDD12CORE14RXCTRL15HPD16nRESET17IRQ18RXC19VDD25IO20VDD12CORE21NC22TXD323VDD12CORE24VDD25IO25TXD226TXD127TXD028TXCTRL29TXC57EP56VDD12A55TR3P54TR3N53VDD12A52TR2P51TR2N50VDD12PLL49VDD12BIAS48VDD12A47TR1P46TR1N45VDD12A44TR0P43TR0N42ETHRBIAS41MDIO40MDC39CONFIG038CONFIG137VDD25IO36VDD12CORE35CONFIG234CONFIG33310_LED#32100_LED/HPD_31IO3130VDD12COREGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.843.238.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1-43.2mm
2. 2D 풋프린트
123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657E=8.00mm · Pitch e=0.50mmD=8.00mm-6-5-4-3-2-101234566543210-1-2-3-4-5-6mm
3. 3D CAD 모델
패키지 외형: 8.00mm × 8.00mm · 피치: 0.50mm · 눈금자 간격: 1.00mm동기화 <100ms

동기화된 핀아웃 (Symbol / 2D / 3D) (57/57)

핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
핀기호유형기능 설명 (KO)
1No ConnectI/O다중화 I/O 및 주변장치 핀 No Connect (General)
2TCKI/O다중화 I/O 및 주변장치 핀 TCK (General)
3TMSI/O다중화 I/O 및 주변장치 핀 TMS (General)
4NCNCNo Connect (Leave Floating)
5XII/O다중화 I/O 및 주변장치 핀 XI (RTC/CLK)
6IO3I/OGPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap)
7VDD25IOPower전원 공급 입력 핀 (VDD25IO — 3.3V / 5.0V Standard Logic)
8VDD12COREPower전원 공급 입력 핀 (VDD12CORE — 3.3V / 5.0V Standard Logic)
9RXD0I/O다중화 I/O 및 주변장치 핀 RXD0 (UART)
10RXD1I/O다중화 I/O 및 주변장치 핀 RXD1 (UART)
11RXD2I/O다중화 I/O 및 주변장치 핀 RXD2 (UART)
12RXD3I/O다중화 I/O 및 주변장치 핀 RXD3 (UART)
13VDD12COREPower전원 공급 입력 핀 (VDD12CORE — 3.3V / 5.0V Standard Logic)
14RXCTRLI/O다중화 I/O 및 주변장치 핀 RXCTRL (General)
15HPDI/O다중화 I/O 및 주변장치 핀 HPD (General)
16nRESETI시스템 활성화 및 하드웨어 리셋 (nRESET)
17IRQI/O다중화 I/O 및 주변장치 핀 IRQ (General)
18RXCI/O다중화 I/O 및 주변장치 핀 RXC (General)
19VDD25IOPower전원 공급 입력 핀 (VDD25IO — 3.3V / 5.0V Standard Logic)
20VDD12COREPower전원 공급 입력 핀 (VDD12CORE — 3.3V / 5.0V Standard Logic)
21NCI/O다중화 I/O 및 주변장치 핀 NC (General)
22TXD3I/O다중화 I/O 및 주변장치 핀 TXD3 (UART)
23VDD12COREPower전원 공급 입력 핀 (VDD12CORE — 3.3V / 5.0V Standard Logic)
24VDD25IOPower전원 공급 입력 핀 (VDD25IO — 3.3V / 5.0V Standard Logic)
25TXD2I/O다중화 I/O 및 주변장치 핀 TXD2 (UART)
26TXD1I/O다중화 I/O 및 주변장치 핀 TXD1 (UART)
27TXD0I/O다중화 I/O 및 주변장치 핀 TXD0 (UART)
28TXCTRLI/O다중화 I/O 및 주변장치 핀 TXCTRL (General)
29TXCI/O다중화 I/O 및 주변장치 핀 TXC (General)
30VDD12COREPower전원 공급 입력 핀 (VDD12CORE — 3.3V / 5.0V Standard Logic)
31IO31I/OGeneral Purpose Digital I/O Pin IO31
32100_LED/HPD_MODE#I/O다중화 I/O 및 주변장치 핀 100_LED/HPD_MODE# (General)
3310_LED#I/O다중화 I/O 및 주변장치 핀 10_LED# (General)
34CONFIG3I/O다중화 I/O 및 주변장치 핀 CONFIG3 (General)
35CONFIG2I/O다중화 I/O 및 주변장치 핀 CONFIG2 (General)
36VDD12COREPower전원 공급 입력 핀 (VDD12CORE — 3.3V / 5.0V Standard Logic)
37VDD25IOPower전원 공급 입력 핀 (VDD25IO — 3.3V / 5.0V Standard Logic)
38CONFIG1I/O다중화 I/O 및 주변장치 핀 CONFIG1 (General)
39CONFIG0I/O다중화 I/O 및 주변장치 핀 CONFIG0 (General)
40MDCI/O다중화 I/O 및 주변장치 핀 MDC (General)
41MDIOI/O다중화 I/O 및 주변장치 핀 MDIO (General)
42ETHRBIASI/O다중화 I/O 및 주변장치 핀 ETHRBIAS (General)
43TR0NI/O다중화 I/O 및 주변장치 핀 TR0N (General)
44TR0PI/O다중화 I/O 및 주변장치 핀 TR0P (General)
45VDD12APower전원 공급 입력 핀 (VDD12A — 3.3V / 5.0V Standard Logic)
46TR1NI/O다중화 I/O 및 주변장치 핀 TR1N (General)
47TR1PI/O다중화 I/O 및 주변장치 핀 TR1P (General)
48VDD12APower전원 공급 입력 핀 (VDD12A — 3.3V / 5.0V Standard Logic)
49VDD12BIASPower전원 공급 입력 핀 (VDD12BIAS — 3.3V / 5.0V Standard Logic)
50VDD12PLLPower전원 공급 입력 핀 (VDD12PLL — 3.3V / 5.0V Standard Logic)
51TR2NI/O다중화 I/O 및 주변장치 핀 TR2N (General)
52TR2PI/O다중화 I/O 및 주변장치 핀 TR2P (General)
53VDD12APower전원 공급 입력 핀 (VDD12A — 3.3V / 5.0V Standard Logic)
54TR3NI/O다중화 I/O 및 주변장치 핀 TR3N (General)
55TR3PI/O다중화 I/O 및 주변장치 핀 TR3P (General)
56VDD12APower전원 공급 입력 핀 (VDD12A — 3.3V / 5.0V Standard Logic)
57EPGND노출형 방열 패드 및 접지 (EP)
PIN 1 No Connect
I/O
다중화 I/O 및 주변장치 핀 No Connect (General)
설계 권장 사항: This pin must be left floating for normal device oper atio n .
IPC-7351B 솔더 밀도 및 스팬 C/G/Z 설정

데이터시트 PDF 직접 보기 & 기술 도면 갤러리 (6 표준 도면 + 9 추출 도면)

원본 PDF 문서를 직접 보거나 도면을 클릭하여 전체 화면으로 확대하세요
새 창에서 PDF 열기 ↗PDF 데이터시트 읽기 (.pdf)
PDF VIEWER공식 제조사 데이터시트: LAN8820-ABZJ-TR (MICROCHIP · QFN-56-EP(8x8))
아래 임베디드 PDF 뷰어 내에서 스크롤, 검색(Ctrl+F) 및 확대 가능
1. 실제 3D 패키지 모델REPRESENTATIVE
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) - 1. 실제 3D 패키지 모델
정밀 3D 솔리드 바디확대 ›
2. 표준 핀아웃 (상면도)CLEANROOM PINOUT
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) - 2. 표준 핀아웃 (상면도)
정규 패키지 핀 배치 (57 핀)확대 ›
3. 원본 데이터시트 핀아웃PDF PINOUT
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) - 3. 원본 데이터시트 핀아웃
자르지 않은 원본 핀 다이어그램확대 ›
4. 패키지 외형 치수 (D×E×A)PACKAGE DIMENSIONS
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) - 4. 패키지 외형 치수 (D×E×A)
QFN-56-EP(8x8) · 8.00×8.00mm · 피치 0.50mm확대 ›
5. 권장 PCB 풋프린트LAND PATTERN
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) - 5. 권장 PCB 풋프린트
IPC-7351B 랜드 패턴 (57 Pads)확대 ›
6. 응용 회로도SCHEMATIC
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) - 6. 응용 회로도
Typical Application Schematic확대 ›
원본 PDF 데이터시트 핀아웃 및 기술 도면 라이브러리 (9개 도면 · 1/1 페이지)
LAN8820 제품군의 원본 도면 9개 중 1–9번째 표시 중
P1 · p01_fig01376×200px
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) — RGMII 10/100/1000 Ethernet Transceiver
RGMII 10/100/1000 Ethernet Transceiver
P5 · p05_fig011698×1761px
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) — FIGURE 2-1: 56-QFN PIN ASSIGNMENTS (TOP VIEW)
FIGURE 2-1: 56-QFN PIN ASSIGNMENTS (TOP VIEW)
P5 · p05_fig01P5
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) — Datasheet Page 5 (p05_fig01)
Datasheet Page 5 (p05_fig01)
P76 · p76_fig011778×2105px
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) — FIGURE 6-1: 56-QFN PACKAGE
FIGURE 6-1: 56-QFN PACKAGE
P76 · p76_fig021532×1185px
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) — FIGURE 6-1: 56-QFN PACKAGE
FIGURE 6-1: 56-QFN PACKAGE
P76 · p76_fig02P76
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) — Datasheet Page 76 (p76_fig02)
Datasheet Page 76 (p76_fig02)
P77 · p77_fig011382×1191px
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) — FIGURE 6-2: 56-QFN RECOMMENDED PCB LAND PATTERN
FIGURE 6-2: 56-QFN RECOMMENDED PCB LAND PATTERN
P77 · p77_fig01P77
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) — Datasheet Page 77 (p77_fig01)
Datasheet Page 77 (p77_fig01)
P79 · p79_fig011778×2287px
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) — Revision Level & Date Section/Figure/Entry Correction
Revision Level & Date Section/Figure/Entry Correction

전기적 사양 & 상세 부품 사양 (LAN8820-ABZJ-TR)

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스 (KO)
표준 전자 부품 및 커넥터
상세 개요:LAN8820-ABZJ-TR (QFN-56-EP(8x8)) 부품은 56핀 표준 전자 부품 및 커넥터로, 패키지 외형 치수는 8.00 × 8.00 × 0.85 mm (핀 피치 e = 0.50 mm)입니다. 동작 전압 1.8V ~ 5.5V (Theo Datasheet), 동작 온도 0°C to +70°C 및 JTAG / SWD, RTC/CLK, UART 인터페이스를 지원합니다.
동작 전원 전압 범위V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
전원 핀 2mm 이내에 100nF + 10µF X7R 디커플링 커패시터 배치
동작 주위 온도 범위T_A
0°C to +70°C
산업용 등급; 최대 접합 온도 T_J(max) = +125°C
클럭 및 동작 주파수f_CLK / f_RF
25MHz
PDF 데이터시트 사양표에서 추출됨
정격 전류 및 소비 전력I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
핀당 최대 허용 전류 제한 준수
패키지 외형 치수 (D × E × A)D × E × A
8.00 × 8.00 × 0.85 mm (A1=0.04 mm)
패키지 패밀리: QFN (QFN-56-EP(8x8))
핀 수 및 리드 피치N / e
56 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 중심간 거리 (Span C) 정규화
내장 주변장치 인터페이스Buses
JTAG / SWD, RTC/CLK, UART
회로도 심볼·2D 풋프린트·3D 모델 4방향 동기화
리플로우 및 습기 민감도IPC / MSL
IPC-7351B Level B | J-STD-020 (최대 260°C) | MSL-3
방열 패드(EPAD) 60% 분할 스텐실 개구 적용
엔지니어링 안전 경고: SMT 실장 전 실크스크린 1번 핀 챔퍼 방향을 반드시 확인하십시오.
엔지니어링 안전 경고: 방열 패드는 Ø0.3mm 써멀 비아 그리드를 통해 내층 GND 플레인에 연결하십시오.

5개 산업 표준 검증

파일 내보내기 전 자동 기하학/전기적 검증
5/5 전체 통과
IEEE-315 심볼57 개 핀 자동 버스 그룹화
OK
IPC-7351B 풋프린트57 개 패드 · 피치 0.50mm
OK
IPC-7525 60% 솔더 페이스트 개구율EPAD 5.90×5.90mm 윈도우 그리드
OK
DFM 제조 규칙 (JLCPCB / PCBWay)최소 패드 간격: 0.25mm
OK
3D STEP AP214 & GLB좌표 원점 일치 (0,0,0)
OK

실물 하드웨어 검증 & 기술 리뷰

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스
5.00 PCB Verified
IPC-7351B

동일 칩 패밀리 파생 모델 — LAN8820 (3)

동일 데이터시트를 공유하는 패키지 변형 또는 파생 부품 번호 선택

기계적 치수 및 랜드 패턴 (QFN-56-EP(8x8))

데이터시트에서 추출 및 IPC-7351B 표준화 완료
mm
패키지 본체 (D × E)Nominal
8.00 × 8.00 mm
높이 (A) & 피치 (e)IPC-7351B
A=0.85mm · e=0.50mm
패드 크기 (W × L)Level B
0.22 × 0.85 mm
핀 수 / 총 패드 수Topology
57P / 57Pad (QUAD_ROW)

권장 주변 부품 BOM 및 핀 호환 대체품 (Drop-in)

표준 응용 회로용 수동 부품 및 1:1 핀 호환 대체 부품 목록
DFM READY
부품 기호 / 대체 품번값 / 패키지역할 및 PCB 배치 규칙 (Layout Rule)
N/A
BOM
응용 회로 기준
QFN-56-EP(8x8)
정격 부하 전류에 맞는 배선 폭을 확보하고 IPC-2221 전기적 절연 간격을 준수하세요.

기술 자주 묻는 질문 (FAQ) — LAN8820-ABZJ-TR (QFN-56-EP(8x8))

핀아웃, IPC-7351B 랜드 패턴 치수 및 CAD 내보내기 포맷 빠른 안내
IPC-7351B / IEEE-315

LAN8820-ABZJ-TR (QFN-56-EP(8x8))의 핀아웃(Pinout) 및 전원 전압 사양은 어떻게 되나요?

MICROCHIP에서 제조한 LAN8820-ABZJ-TR(QFN-56-EP(8x8) 패키지)은 핀 피치 0.50 mm의 57핀 소자입니다. 주요 핀 구성: 1 (No Connect: 다중화 I/O 및 주변장치 핀 No Connect (General)), 2 (TCK: 다중화 I/O 및 주변장치 핀 TCK (General)), 3 (TMS: 다중화 I/O 및 주변장치 핀 TMS (General)), 4 (NC: No Connect (Leave Floating)), 5 (XI: 다중화 I/O 및 주변장치 핀 XI (RTC/CLK)), 6 (IO3: GPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap)).

LAN8820-ABZJ-TR의 IPC-7351B 표준 PCB 풋프린트 규격 치수는 얼마인가요?

데이터시트 기계 도면 및 IPC-7351B Level B(표준 밀도)에 따라 LAN8820-ABZJ-TR(QFN-56-EP(8x8)) 본체 크기는 8.00 × 8.00 mm, 피치 e = 0.50 mm이며 총 57개의 구리 패드로 구성됩니다 (중앙 방열 패드 EPAD 5.90 × 5.90 mm, IPC-7525 60% 스텐실 창 적용).

LAN8820-ABZJ-TR용 KiCad(.kicad_mod, .kicad_sym), Fusion 360(.lbr) 및 3D STEP 모델은 어디서 다운로드할 수 있나요?

이 페이지에서 CERN-OHL-P-2.0 오픈 하드웨어 라이선스에 따라 검증된 LAN8820-ABZJ-TR(MICROCHIP, QFN-56-EP(8x8))의 KiCad 8 풋프린트 및 기호, Autodesk Fusion 360 / Eagle(.lbr), 3D STEP AP214 & WebGL GLB 패키지를 무료로 즉시 다운로드할 수 있습니다.

정적 참조 부록: 핀아웃 테이블 (57 핀) 및 LAN8820 제품군 변형정적 표 펼치기
핀 번호 (Pin #)신호명 (Signal Name)전기적 유형 (Type)기능 설명 및 회로 설계 유의사항
1No ConnectDigital_IO신호 단자 No Connect (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): No Connect. 지원 버스 프로토콜: General.
2TCKDigital_IO신호 단자 TCK (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TCK. 지원 버스 프로토콜: General.
3TMSDigital_IO신호 단자 TMS (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TMS. 지원 버스 프로토콜: General.
4NCNo_ConnectNo Connect (Leave Floating)
5XIDigital_IO신호 단자 XI (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): XI. 지원 버스 프로토콜: RTC/CLK.
6IO3Digital_IOGPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap)
7VDD25IOPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD25IO, 최대 정격: 5.5V)입니다.
8VDD12COREPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD12CORE, 최대 정격: 5.5V)입니다.
9RXD0Digital_IO신호 단자 RXD0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RXD0. 지원 버스 프로토콜: UART.
10RXD1Digital_IO신호 단자 RXD1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RXD1. 지원 버스 프로토콜: UART.
11RXD2Digital_IO신호 단자 RXD2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RXD2. 지원 버스 프로토콜: UART.
12RXD3Digital_IO신호 단자 RXD3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RXD3. 지원 버스 프로토콜: UART.
13VDD12COREPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD12CORE, 최대 정격: 5.5V)입니다.
14RXCTRLDigital_IO신호 단자 RXCTRL (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RXCTRL. 지원 버스 프로토콜: General.
15HPDDigital_IO신호 단자 HPD (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): HPD. 지원 버스 프로토콜: General.
16nRESETDigital_IO로우 액티브 하드웨어 리셋 단자 (nRESET): Low로 당기면 코어 및 모든 주변장치가 초기화됩니다.
17IRQDigital_IO신호 단자 IRQ (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): IRQ. 지원 버스 프로토콜: General.
18RXCDigital_IO신호 단자 RXC (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RXC. 지원 버스 프로토콜: General.
19VDD25IOPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD25IO, 최대 정격: 5.5V)입니다.
20VDD12COREPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD12CORE, 최대 정격: 5.5V)입니다.
21NCNC신호 단자 NC (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): NC. 지원 버스 프로토콜: General.
22TXD3Digital_IO신호 단자 TXD3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TXD3. 지원 버스 프로토콜: UART.
23VDD12COREPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD12CORE, 최대 정격: 5.5V)입니다.
24VDD25IOPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD25IO, 최대 정격: 5.5V)입니다.
25TXD2Digital_IO신호 단자 TXD2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TXD2. 지원 버스 프로토콜: UART.
26TXD1Digital_IO신호 단자 TXD1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TXD1. 지원 버스 프로토콜: UART.
27TXD0Digital_IO신호 단자 TXD0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TXD0. 지원 버스 프로토콜: UART.
28TXCTRLDigital_IO신호 단자 TXCTRL (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TXCTRL. 지원 버스 프로토콜: General.
29TXCDigital_IO신호 단자 TXC (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TXC. 지원 버스 프로토콜: General.
30VDD12COREPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD12CORE, 최대 정격: 5.5V)입니다.
31IO31Digital_IOGeneral Purpose Digital I/O Pin IO31
32100_LED/HPD_MODE#Digital_IO신호 단자 100_LED/HPD_MODE# (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): 100_LED/HPD_MODE#. 지원 버스 프로토콜: General.
3310_LED#Digital_IO신호 단자 10_LED# (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): 10_LED#. 지원 버스 프로토콜: General.
34CONFIG3Digital_IO신호 단자 CONFIG3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): CONFIG3. 지원 버스 프로토콜: General.
35CONFIG2Digital_IO신호 단자 CONFIG2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): CONFIG2. 지원 버스 프로토콜: General.
36VDD12COREPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD12CORE, 최대 정격: 5.5V)입니다.
37VDD25IOPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD25IO, 최대 정격: 5.5V)입니다.
38CONFIG1Digital_IO신호 단자 CONFIG1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): CONFIG1. 지원 버스 프로토콜: General.
39CONFIG0Digital_IO신호 단자 CONFIG0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): CONFIG0. 지원 버스 프로토콜: General.
40MDCDigital_IO신호 단자 MDC (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): MDC. 지원 버스 프로토콜: General.
41MDIODigital_IO신호 단자 MDIO (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): MDIO. 지원 버스 프로토콜: General.
42ETHRBIASDigital_IO신호 단자 ETHRBIAS (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): ETHRBIAS. 지원 버스 프로토콜: General.
43TR0NDigital_IO신호 단자 TR0N (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TR0N. 지원 버스 프로토콜: General.
44TR0PDigital_IO신호 단자 TR0P (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TR0P. 지원 버스 프로토콜: General.
45VDD12APower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD12A, 최대 정격: 5.5V)입니다.
46TR1NDigital_IO신호 단자 TR1N (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TR1N. 지원 버스 프로토콜: General.
47TR1PDigital_IO신호 단자 TR1P (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TR1P. 지원 버스 프로토콜: General.
48VDD12APower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD12A, 최대 정격: 5.5V)입니다.
49VDD12BIASPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD12BIAS, 최대 정격: 5.5V)입니다.
50VDD12PLLPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD12PLL, 최대 정격: 5.5V)입니다.
51TR2NDigital_IO신호 단자 TR2N (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TR2N. 지원 버스 프로토콜: General.
52TR2PDigital_IO신호 단자 TR2P (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TR2P. 지원 버스 프로토콜: General.
53VDD12APower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD12A, 최대 정격: 5.5V)입니다.
54TR3NDigital_IO신호 단자 TR3N (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TR3N. 지원 버스 프로토콜: General.
55TR3PDigital_IO신호 단자 TR3P (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TR3P. 지원 버스 프로토콜: General.
56VDD12APower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD12A, 최대 정격: 5.5V)입니다.
57EPGND패키지 하단 노출 방열 패드 (EP)로, 주요 열 방출 경로와 저인덕턴스 0V 접지 귀환 경로를 제공합니다.
탐색부품패키지제조사업로드