ChipDocs.org
⌘K
2284 부품PDF 업로드
CH32V208CBU6 (QFN-48(5x5)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH32V208CBU6

WCHID: C5713556QFN-48(5x5) · 49 핀 · Pitch 0.35mmIPC-7351B Verified5.0 (0)
4D 동기화 크로스 프로브 모드 (CROSS-PROBE)핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
1. 회로도 심볼
U1 · CH32V208CBU6 (QFN-48(5x5))1PC13/TAMPER_2PC14/OSC32IN3PC15/OSC32OU4VSSA5OSC_IN6OSC_OUT7NRST8VDDA9PA0/WKUP/ADC10PA1/ADC111PA2/ADC212PA3/ADC313PA4/ADC414PA5/ADC515PA6/ADC616PA7/ADC717PB0/ADC818PB1/ADC919PB2/BOOT120PB1021PB1122VDD_VIO_123PB1224PB1325PB1449EP48VBAT47VDD_VIO_346VSS_345PB944PB843BOOT042PB7/USB2DP41PB6/USB2DM40PB539PB438PB337PA1536PA14/SWCLK35VSS_234ANT33VINTA32PA13/SWDIO31PA12/USB1DP30PA11/USB1DM29PA1028PA927PA826PB15Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.838.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1mm
2. 2D 풋프린트
12345678910252627282930313233342423222120191817161514131211484746454443424140393837363549E=5.00mm · Pitch e=0.35mmD=5.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3D CAD 모델
패키지 외형: 5.00mm × 5.00mm · 피치: 0.35mm · 눈금자 간격: 1.00mm동기화 <100ms

동기화된 핀아웃 (Symbol / 2D / 3D) (49/49)

핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
핀기호유형기능 설명 (KO)
1PC13/TAMPER_RTCI/O다중화 I/O 및 주변장치 핀 PC13/TAMPER_RTC (RTC/CLK)
2PC14/OSC32INI/O다중화 I/O 및 주변장치 핀 PC14/OSC32IN (RTC/CLK)
3PC15/OSC32OUTI/O다중화 I/O 및 주변장치 핀 PC15/OSC32OUT (RTC/CLK)
4VSSAGND접지 기준 핀 (VSSA)
5OSC_INI/O다중화 I/O 및 주변장치 핀 OSC_IN (RTC/CLK)
6OSC_OUTI/O다중화 I/O 및 주변장치 핀 OSC_OUT (RTC/CLK)
7NRSTI시스템 활성화 및 하드웨어 리셋 (NRST)
8VDDAPower전원 공급 입력 핀 (VDDA — 3.3V / 5.0V Standard Logic)
9PA0/WKUP/ADC0I/O다중화 I/O 및 주변장치 핀 PA0/WKUP/ADC0 (ADC)
10PA1/ADC1I/O다중화 I/O 및 주변장치 핀 PA1/ADC1 (ADC)
11PA2/ADC2I/O다중화 I/O 및 주변장치 핀 PA2/ADC2 (ADC)
12PA3/ADC3I/O다중화 I/O 및 주변장치 핀 PA3/ADC3 (ADC)
13PA4/ADC4I/O다중화 I/O 및 주변장치 핀 PA4/ADC4 (ADC)
14PA5/ADC5I/O다중화 I/O 및 주변장치 핀 PA5/ADC5 (ADC)
15PA6/ADC6I/O다중화 I/O 및 주변장치 핀 PA6/ADC6 (ADC)
16PA7/ADC7I/O다중화 I/O 및 주변장치 핀 PA7/ADC7 (ADC)
17PB0/ADC8I/O다중화 I/O 및 주변장치 핀 PB0/ADC8 (ADC)
18PB1/ADC9I/O다중화 I/O 및 주변장치 핀 PB1/ADC9 (ADC)
19PB2/BOOT1I/O다중화 I/O 및 주변장치 핀 PB2/BOOT1 (General)
20PB10I/O다중화 I/O 및 주변장치 핀 PB10 (General)
21PB11I/O다중화 I/O 및 주변장치 핀 PB11 (General)
22VDD_VIO_1Power전원 공급 입력 핀 (VDD_VIO_1 — 3.3V / 5.0V Standard Logic)
23PB12I/O다중화 I/O 및 주변장치 핀 PB12 (General)
24PB13I/O다중화 I/O 및 주변장치 핀 PB13 (General)
25PB14I/O다중화 I/O 및 주변장치 핀 PB14 (General)
26PB15I/O다중화 I/O 및 주변장치 핀 PB15 (General)
27PA8I/O다중화 I/O 및 주변장치 핀 PA8 (General)
28PA9I/O다중화 I/O 및 주변장치 핀 PA9 (General)
29PA10I/O다중화 I/O 및 주변장치 핀 PA10 (General)
30PA11/USB1DMI/O다중화 I/O 및 주변장치 핀 PA11/USB1DM (USB)
31PA12/USB1DPI/O다중화 I/O 및 주변장치 핀 PA12/USB1DP (USB)
32PA13/SWDIOI/O다중화 I/O 및 주변장치 핀 PA13/SWDIO (SWD/JTAG)
33VINTAPower전원 공급 입력 핀 (VINTA — 3.3V / 5.0V Standard Logic)
34ANTI/O다중화 I/O 및 주변장치 핀 ANT (General)
35VSS_2GND접지 기준 핀 (VSS_2)
36PA14/SWCLKI/O다중화 I/O 및 주변장치 핀 PA14/SWCLK (SWD/JTAG)
37PA15I/O다중화 I/O 및 주변장치 핀 PA15 (General)
38PB3I/O다중화 I/O 및 주변장치 핀 PB3 (General)
39PB4I/O다중화 I/O 및 주변장치 핀 PB4 (General)
40PB5I/O다중화 I/O 및 주변장치 핀 PB5 (General)
41PB6/USB2DMI/O다중화 I/O 및 주변장치 핀 PB6/USB2DM (USB)
42PB7/USB2DPI/O다중화 I/O 및 주변장치 핀 PB7/USB2DP (USB)
43BOOT0I입력 전용 핀 BOOT0 (General)
44PB8I/O다중화 I/O 및 주변장치 핀 PB8 (General)
45PB9I/O다중화 I/O 및 주변장치 핀 PB9 (General)
46VSS_3GND접지 기준 핀 (VSS_3)
47VDD_VIO_3Power전원 공급 입력 핀 (VDD_VIO_3 — 3.3V / 5.0V Standard Logic)
48VBATPower전원 공급 입력 핀 (VBAT — 3.3V / 5.0V Standard Logic)
49EPGND노출형 방열 패드 및 접지 (EP)
PIN 1 PC13/TAMPER_RTC
I/O
다중화 I/O 및 주변장치 핀 PC13/TAMPER_RTC (RTC/CLK)
설계 권장 사항: Signal terminal PC13/TAMPER_RTC (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: PC13/TAMPER_RTC. Supported peripheral buses: RTC/CLK.
IPC-7351B 솔더 밀도 및 스팬 C/G/Z 설정

데이터시트 PDF 직접 보기 & 기술 도면 갤러리 (6 표준 도면 + 27 추출 도면)

원본 PDF 문서를 직접 보거나 도면을 클릭하여 전체 화면으로 확대하세요
새 창에서 PDF 열기 ↗PDF 데이터시트 읽기 (.pdf)
PDF VIEWER공식 제조사 데이터시트: CH32V208CBU6 (WCH · QFN-48(5x5))
아래 임베디드 PDF 뷰어 내에서 스크롤, 검색(Ctrl+F) 및 확대 가능
1. 실제 3D 패키지 모델REPRESENTATIVE
CH32V208CBU6 (QFN-48(5x5)) - 1. 실제 3D 패키지 모델
정밀 3D 솔리드 바디확대 ›
2. 표준 핀아웃 (상면도)CLEANROOM PINOUT
CH32V208CBU6 (QFN-48(5x5)) - 2. 표준 핀아웃 (상면도)
정규 패키지 핀 배치 (49 핀)확대 ›
3. 원본 데이터시트 핀아웃PDF PINOUT
CH32V208CBU6 (QFN-48(5x5)) - 3. 원본 데이터시트 핀아웃
자르지 않은 원본 핀 다이어그램확대 ›
4. 패키지 외형 치수 (D×E×A)PACKAGE DIMENSIONS
CH32V208CBU6 (QFN-48(5x5)) - 4. 패키지 외형 치수 (D×E×A)
QFN-48(5x5) · 5.00×5.00mm · 피치 0.35mm확대 ›
5. 권장 PCB 풋프린트LAND PATTERN
CH32V208CBU6 (QFN-48(5x5)) - 5. 권장 PCB 풋프린트
IPC-7351B 랜드 패턴 (49 Pads)확대 ›
6. 응용 회로도SCHEMATIC
CH32V208CBU6 (QFN-48(5x5)) - 6. 응용 회로도
Typical Application Schematic확대 ›
원본 PDF 데이터시트 핀아웃 및 기술 도면 라이브러리 (27개 도면 · 1/3 페이지)
CH32V208 / CH32V305 / CH32V307 제품군의 원본 도면 27개 중 1–12번째 표시 중
P1 · p01_fig01278×171px
CH32V208CBU6 (QFN-48(5x5)) — Overview
Overview
P2 · p02_fig011853×1606px
CH32V208CBU6 (QFN-48(5x5)) — CH32F20x serial products overview | Low-and-medium-density | general (F203) High-density general (F203) Connectivity | (F205) | Interconnectivity | (F207) | Wireless | (F208) | 32K Flash 64K Flash 128K Flash 256K Flash 128K Flash 256K Flash
CH32F20x serial products overview | Low-and-medium-density | general (F203) High-density general (F203) Connectivity | (F205) | Interconnectivity | (F207) | Wireless | (F208) | 32K Flash 64K Flash 128K Flash 256K Flash 128K Flash 256K Flash
P149 · p149_fig011790×852px
CH32V208CBU6 (QFN-48(5x5)) — 10.3.2.4 External Interrupt Configuration Register2 (AFIO_EXTICR2) Offset address: 0x0C
10.3.2.4 External Interrupt Configuration Register2 (AFIO_EXTICR2) Offset address: 0x0C
P149 · p149_fig021790×978px
CH32V208CBU6 (QFN-48(5x5)) — 10.3.2.5 External Interrupt Configuration Register3 (AFIO_EXTICR3) Offset address: 0x10
10.3.2.5 External Interrupt Configuration Register3 (AFIO_EXTICR3) Offset address: 0x10
P149 · p149_fig031790×465px
CH32V208CBU6 (QFN-48(5x5)) — V2.2 145
V2.2 145
P334 · p334_fig011614×599px
CH32V208CBU6 (QFN-48(5x5)) — Figure 20-15 Audio sampling frequency definition
Figure 20-15 Audio sampling frequency definition
P334 · p334_fig021491×762px
CH32V208CBU6 (QFN-48(5x5)) — Figure 20-16 I2S clock generator structure
Figure 20-16 I2S clock generator structure
P484 · p484_fig011740×728px
CH32V208CBU6 (QFN-48(5x5)) — Figure 27-2 Block diagram of Ethernet Transceiver
Figure 27-2 Block diagram of Ethernet Transceiver
P484 · p484_fig021771×1288px
CH32V208CBU6 (QFN-48(5x5)) — V2.2 480
V2.2 480
P484 · p484_fig02P484
CH32V208CBU6 (QFN-48(5x5)) — Datasheet Page 484 (p484_fig02)
Datasheet Page 484 (p484_fig02)
P492 · p492_fig011589×1146px
CH32V208CBU6 (QFN-48(5x5)) — Figure 27-8 Ethernet peripheral clock tree
Figure 27-8 Ethernet peripheral clock tree
P492 · p492_fig02720×379px
CH32V208CBU6 (QFN-48(5x5)) — NIAC GTXC RGMII_EN }-—» GRXC ETH1G_EN PLL2VCO ETH1G_125M PLL3VCO ETH1G_SRC RGMIII interface
NIAC GTXC RGMII_EN }-—» GRXC ETH1G_EN PLL2VCO ETH1G_125M PLL3VCO ETH1G_SRC RGMIII interface
1 / 3 페이지 (총 27개 추출 도면)

전기적 사양 & 상세 부품 사양 (CH32V208CBU6)

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스 (KO)
임베디드 마이크로컨트롤러 (MCU)
상세 개요:CH32V208CBU6 (QFN-48(5x5)) 부품은 48핀 임베디드 마이크로컨트롤러 (MCU)로, 패키지 외형 치수는 5.00 × 5.00 × 0.85 mm (핀 피치 e = 0.50 mm)입니다. 동작 전압 3.0V ~ 3.6V (Typ 3.3V), 동작 온도 -40°C ~ +85°C (Industrial Grade) 및 UART, SPI, I2C, I2S, ADC, DAC, SDIO, RTC/CLK, SWD/JTAG, USB 인터페이스를 지원합니다.
동작 전원 전압 범위V_CC / V_DD
3.0V ~ 3.6V (Typ 3.3V)
전원 핀 2mm 이내에 100nF + 10µF X7R 디커플링 커패시터 배치
동작 주위 온도 범위T_A
-40°C ~ +85°C (Industrial Grade)
산업용 등급; 최대 접합 온도 T_J(max) = +125°C
클럭 및 동작 주파수f_CLK / f_RF
8MHz
PDF 데이터시트 사양표에서 추출됨
정격 전류 및 소비 전력I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
핀당 최대 허용 전류 제한 준수
패키지 외형 치수 (D × E × A)D × E × A
5.00 × 5.00 × 0.85 mm (A1=0.03 mm)
패키지 패밀리: QFN (QFN-48(5x5))
핀 수 및 리드 피치N / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 중심간 거리 (Span C) 정규화
내장 주변장치 인터페이스Buses
UART, SPI, I2C, I2S, ADC, DAC, SDIO, RTC/CLK, SWD/JTAG, USB
회로도 심볼·2D 풋프린트·3D 모델 4방향 동기화
리플로우 및 습기 민감도IPC / MSL
IPC-7351B Level B | J-STD-020 (최대 260°C) | MSL-3
방열 패드(EPAD) 60% 분할 스텐실 개구 적용
엔지니어링 안전 경고: 부트 스트래핑 핀 주의 (PB2/BOOT1, BOOT0): 전원 리셋 시 부트 모드를 변경하는 외부 풀업/풀다운 충돌에 주의하십시오.
엔지니어링 안전 경고: 방열 패드는 Ø0.3mm 써멀 비아 그리드를 통해 내층 GND 플레인에 연결하십시오.

5개 산업 표준 검증

파일 내보내기 전 자동 기하학/전기적 검증
5/5 전체 통과
IEEE-315 심볼49 개 핀 자동 버스 그룹화
OK
IPC-7351B 풋프린트49 개 패드 · 피치 0.35mm
OK
IPC-7525 60% 솔더 페이스트 개구율EPAD 3.70×3.70mm 윈도우 그리드
OK
DFM 제조 규칙 (JLCPCB / PCBWay)최소 패드 간격: 0.25mm
OK
3D STEP AP214 & GLB좌표 원점 일치 (0,0,0)
OK

실물 하드웨어 검증 & 기술 리뷰

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스
5.00 PCB Verified
IPC-7351B

동일 칩 패밀리 파생 모델 — CH32V208 / CH32V305 / CH32V307 (15)

동일 데이터시트를 공유하는 패키지 변형 또는 파생 부품 번호 선택

기계적 치수 및 랜드 패턴 (QFN-48(5x5))

데이터시트에서 추출 및 IPC-7351B 표준화 완료
mm
패키지 본체 (D × E)Nominal
5.00 × 5.00 mm
높이 (A) & 피치 (e)IPC-7351B
A=0.85mm · e=0.35mm
패드 크기 (W × L)Level B
0.16 × 0.75 mm
핀 수 / 총 패드 수Topology
49P / 49Pad (QUAD_ROW)

권장 주변 부품 BOM 및 핀 호환 대체품 (Drop-in)

표준 응용 회로용 수동 부품 및 1:1 핀 호환 대체 부품 목록
DFM READY
부품 기호 / 대체 품번값 / 패키지역할 및 PCB 배치 규칙 (Layout Rule)
N/A
BOM
응용 회로 기준
QFN-48(5x5)
정격 부하 전류에 맞는 배선 폭을 확보하고 IPC-2221 전기적 절연 간격을 준수하세요.

기술 자주 묻는 질문 (FAQ) — CH32V208CBU6 (QFN-48(5x5))

핀아웃, IPC-7351B 랜드 패턴 치수 및 CAD 내보내기 포맷 빠른 안내
IPC-7351B / IEEE-315

CH32V208CBU6 (QFN-48(5x5))의 핀아웃(Pinout) 및 전원 전압 사양은 어떻게 되나요?

WCH에서 제조한 CH32V208CBU6(QFN-48(5x5) 패키지)은 핀 피치 0.35 mm의 49핀 소자입니다. 주요 핀 구성: 1 (PC13/TAMPER_RTC: 다중화 I/O 및 주변장치 핀 PC13/TAMPER_RTC (RTC/CLK)), 2 (PC14/OSC32IN: 다중화 I/O 및 주변장치 핀 PC14/OSC32IN (RTC/CLK)), 3 (PC15/OSC32OUT: 다중화 I/O 및 주변장치 핀 PC15/OSC32OUT (RTC/CLK)), 4 (VSSA: 접지 기준 핀 (VSSA)), 5 (OSC_IN: 다중화 I/O 및 주변장치 핀 OSC_IN (RTC/CLK)), 6 (OSC_OUT: 다중화 I/O 및 주변장치 핀 OSC_OUT (RTC/CLK)).

CH32V208CBU6의 IPC-7351B 표준 PCB 풋프린트 규격 치수는 얼마인가요?

데이터시트 기계 도면 및 IPC-7351B Level B(표준 밀도)에 따라 CH32V208CBU6(QFN-48(5x5)) 본체 크기는 5.00 × 5.00 mm, 피치 e = 0.35 mm이며 총 49개의 구리 패드로 구성됩니다 (중앙 방열 패드 EPAD 3.70 × 3.70 mm, IPC-7525 60% 스텐실 창 적용).

CH32V208CBU6용 KiCad(.kicad_mod, .kicad_sym), Fusion 360(.lbr) 및 3D STEP 모델은 어디서 다운로드할 수 있나요?

이 페이지에서 CERN-OHL-P-2.0 오픈 하드웨어 라이선스에 따라 검증된 CH32V208CBU6(WCH, QFN-48(5x5))의 KiCad 8 풋프린트 및 기호, Autodesk Fusion 360 / Eagle(.lbr), 3D STEP AP214 & WebGL GLB 패키지를 무료로 즉시 다운로드할 수 있습니다.

정적 참조 부록: 핀아웃 테이블 (49 핀) 및 CH32V208 / CH32V305 / CH32V307 제품군 변형정적 표 펼치기
핀 번호 (Pin #)신호명 (Signal Name)전기적 유형 (Type)기능 설명 및 회로 설계 유의사항
1PC13/TAMPER_RTCDigital_IO신호 단자 PC13/TAMPER_RTC (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PC13/TAMPER_RTC. 지원 버스 프로토콜: RTC/CLK.
2PC14/OSC32INDigital_IO신호 단자 PC14/OSC32IN (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PC14/OSC32IN. 지원 버스 프로토콜: RTC/CLK.
3PC15/OSC32OUTDigital_IO신호 단자 PC15/OSC32OUT (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PC15/OSC32OUT. 지원 버스 프로토콜: RTC/CLK.
4VSSAGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (VSSA)입니다.
5OSC_INDigital_IO신호 단자 OSC_IN (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): OSC_IN. 지원 버스 프로토콜: RTC/CLK.
6OSC_OUTDigital_IO신호 단자 OSC_OUT (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): OSC_OUT. 지원 버스 프로토콜: RTC/CLK.
7NRSTDigital_IO로우 액티브 하드웨어 리셋 단자 (NRST): Low로 당기면 코어 및 모든 주변장치가 초기화됩니다.
8VDDAPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDDA, 최대 정격: 5.5V)입니다.
9PA0/WKUP/ADC0Analog신호 단자 PA0/WKUP/ADC0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA0/WKUP/ADC0. 지원 버스 프로토콜: ADC.
10PA1/ADC1Analog신호 단자 PA1/ADC1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA1/ADC1. 지원 버스 프로토콜: ADC.
11PA2/ADC2Analog신호 단자 PA2/ADC2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA2/ADC2. 지원 버스 프로토콜: ADC.
12PA3/ADC3Analog신호 단자 PA3/ADC3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA3/ADC3. 지원 버스 프로토콜: ADC.
13PA4/ADC4Analog신호 단자 PA4/ADC4 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA4/ADC4. 지원 버스 프로토콜: ADC.
14PA5/ADC5Analog신호 단자 PA5/ADC5 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA5/ADC5. 지원 버스 프로토콜: ADC.
15PA6/ADC6Analog신호 단자 PA6/ADC6 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA6/ADC6. 지원 버스 프로토콜: ADC.
16PA7/ADC7Analog신호 단자 PA7/ADC7 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA7/ADC7. 지원 버스 프로토콜: ADC.
17PB0/ADC8Analog신호 단자 PB0/ADC8 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB0/ADC8. 지원 버스 프로토콜: ADC.
18PB1/ADC9Analog신호 단자 PB1/ADC9 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB1/ADC9. 지원 버스 프로토콜: ADC.
19PB2/BOOT1Digital_IO신호 단자 PB2/BOOT1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB2/BOOT1. 지원 버스 프로토콜: General.
20PB10Digital_IO신호 단자 PB10 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB10. 지원 버스 프로토콜: General.
21PB11Digital_IO신호 단자 PB11 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB11. 지원 버스 프로토콜: General.
22VDD_VIO_1Power_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD_VIO_1, 최대 정격: 5.5V)입니다.
23PB12Digital_IO신호 단자 PB12 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB12. 지원 버스 프로토콜: General.
24PB13Digital_IO신호 단자 PB13 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB13. 지원 버스 프로토콜: General.
25PB14Digital_IO신호 단자 PB14 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB14. 지원 버스 프로토콜: General.
26PB15Digital_IO신호 단자 PB15 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB15. 지원 버스 프로토콜: General.
27PA8Digital_IO신호 단자 PA8 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA8. 지원 버스 프로토콜: General.
28PA9Digital_IO신호 단자 PA9 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA9. 지원 버스 프로토콜: General.
29PA10Digital_IO신호 단자 PA10 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA10. 지원 버스 프로토콜: General.
30PA11/USB1DMDigital_IO신호 단자 PA11/USB1DM (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA11/USB1DM. 지원 버스 프로토콜: USB.
31PA12/USB1DPDigital_IO신호 단자 PA12/USB1DP (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA12/USB1DP. 지원 버스 프로토콜: USB.
32PA13/SWDIODigital_IO신호 단자 PA13/SWDIO (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA13/SWDIO. 지원 버스 프로토콜: SWD/JTAG.
33VINTAPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VINTA, 최대 정격: 5.5V)입니다.
34ANTRF_50Ohm신호 단자 ANT (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): ANT. 지원 버스 프로토콜: General.
35VSS_2GND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (VSS_2)입니다.
36PA14/SWCLKDigital_IO신호 단자 PA14/SWCLK (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA14/SWCLK. 지원 버스 프로토콜: SWD/JTAG.
37PA15Digital_IO신호 단자 PA15 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA15. 지원 버스 프로토콜: General.
38PB3Digital_IO신호 단자 PB3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB3. 지원 버스 프로토콜: General.
39PB4Digital_IO신호 단자 PB4 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB4. 지원 버스 프로토콜: General.
40PB5Digital_IO신호 단자 PB5 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB5. 지원 버스 프로토콜: General.
41PB6/USB2DMDigital_IO신호 단자 PB6/USB2DM (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB6/USB2DM. 지원 버스 프로토콜: USB.
42PB7/USB2DPDigital_IO신호 단자 PB7/USB2DP (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB7/USB2DP. 지원 버스 프로토콜: USB.
43BOOT0Digital_IO신호 단자 BOOT0 (방향: I, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): BOOT0. 지원 버스 프로토콜: General.
44PB8Digital_IO신호 단자 PB8 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB8. 지원 버스 프로토콜: General.
45PB9Digital_IO신호 단자 PB9 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB9. 지원 버스 프로토콜: General.
46VSS_3GND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (VSS_3)입니다.
47VDD_VIO_3Power_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD_VIO_3, 최대 정격: 5.5V)입니다.
48VBATPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VBAT, 최대 정격: 5.5V)입니다.
49EPGND패키지 하단 노출 방열 패드 (EP)로, 주요 열 방출 경로와 저인덕턴스 0V 접지 귀환 경로를 제공합니다.
탐색부품패키지제조사업로드