MIC4604YMT-TR (TDFN-10-EP(2.5x2.5)) — Symbol, Footprint IPC-7351B & 3D STEP Model

MIC4604YMT-TR

MICROCHIPTDFN-10-EP(2.5x2.5) · 11 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · MIC4604YMT-TR (TDFN-10-EP(2.5x2.5))1VDD2HB3HO4HS5HI6LI11EP10NC9LO8LO7VSSGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.812.77.62.5-2.5-7.6-12.7mm
2. 2Dフットプリント
1098765432111E=2.50mm · Pitch e=0.50mmD=2.50mm-3-2-101233210-1-2-3mm
3. 3Dモデル
パッケージ外形: 2.50mm × 2.50mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (11/11)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1VDDPower電源供給入力 (VDD — 5.5V to 16V)
2HBI/OマルチプレクスI/O・ペリフェラル端子 HB (General)
3HOI/OマルチプレクスI/O・ペリフェラル端子 HO (General)
4HSI/OマルチプレクスI/O・ペリフェラル端子 HS (General)
5HII/OマルチプレクスI/O・ペリフェラル端子 HI (General)
6LII/OマルチプレクスI/O・ペリフェラル端子 LI (General)
7VSSGNDグラウンド基準端子 (VSS)
8LOI/OマルチプレクスI/O・ペリフェラル端子 LO (General)
9LOI/OマルチプレクスI/O・ペリフェラル端子 LO (General)
10NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
11EPGND露出サーマルパッド・グラウンド (EP)
PIN 1 VDD
Power
電源供給入力 (VDD — 5.5V to 16V)
設計上の注意点: Input supply for gate drivers . Decouple this pin to VSS with a >2 .2 µF capacitor Anodeconnectiontointernalbootstrapdiode . .
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

抽出図面ギャラリー (6 標準図面 + 15 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
1. 実装3D外観モデルREPRESENTATIVE
MIC4604YMT-TR (TDFN-10-EP(2.5x2.5)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
MIC4604YMT-TR (TDFN-10-EP(2.5x2.5)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (11ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
MIC4604YMT-TR (TDFN-10-EP(2.5x2.5)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
MIC4604YMT-TR (TDFN-10-EP(2.5x2.5)) - 4. パッケージ外形寸法図 (D×E×A)
TDFN-10-EP(2.5x2.5) · 2.50×2.50mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
MIC4604YMT-TR (TDFN-10-EP(2.5x2.5)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (11 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
MIC4604YMT-TR (TDFN-10-EP(2.5x2.5)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (15 点 · 1/2 ページ)
MIC4604 シリーズの切り抜きなし原本図面 15 点中 1–12 点目を表示
P1 · p01_fig01377×200px
MIC4604YMT-TR (TDFN-10-EP(2.5x2.5)) — 85V Half-Bridge MOSFET Driver with up to 16V Programmable Gate Drive
85V Half-Bridge MOSFET Driver with up to 16V Programmable Gate Drive
P1 · p01_fig02761×704px
MIC4604YMT-TR (TDFN-10-EP(2.5x2.5)) — Package Types | MIC4604YMT 10-Pin TDFN (MT) (Top View) | EP | HS HI 5 | 1 VDD | NC | HB | HO | 10 NC | LO | VSS | LI | 9 | 8 | 7 | 2 | 3 | 4 | 6
Package Types | MIC4604YMT 10-Pin TDFN (MT) (Top View) | EP | HS HI 5 | 1 VDD | NC | HB | HO | 10 NC | LO | VSS | LI | 9 | 8 | 7 | 2 | 3 | 4 | 6
P1 · p01_fig03636×559px
MIC4604YMT-TR (TDFN-10-EP(2.5x2.5)) — MIC4604YM | SOIC-8 (M) | (Top View) | 1 VDD | HB | HO | HS | 8 LO | VSS | LI | HI | 7 | 6 | 5 | 2 | 3 | 4
MIC4604YM | SOIC-8 (M) | (Top View) | 1 VDD | HB | HO | HS | 8 LO | VSS | LI | HI | 7 | 6 | 5 | 2 | 3 | 4
P2 · p02_fig011777×1055px
MIC4604YMT-TR (TDFN-10-EP(2.5x2.5)) — Functional Block Diagram
Functional Block Diagram
P2 · p02_fig021777×958px
MIC4604YMT-TR (TDFN-10-EP(2.5x2.5)) — Functional Block Diagram | HB | HS | HO | LO | HI | LI | DRIVER | DRIVER | UVLO | LEVEL | SHIFT | VDD | R Q | S Q | VSS | HB UVLO
Functional Block Diagram | HB | HS | HO | LO | HI | LI | DRIVER | DRIVER | UVLO | LEVEL | SHIFT | VDD | R Q | S Q | VSS | HB UVLO
P2 · p02_fig01P2
MIC4604YMT-TR (TDFN-10-EP(2.5x2.5)) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P11 · p11_fig011777×1016px
MIC4604YMT-TR (TDFN-10-EP(2.5x2.5)) — FIGURE 4-1: Low-Side Driver Block Diagram. 4.4 High-Side Driver and Bootstrap Circuit
FIGURE 4-1: Low-Side Driver Block Diagram. 4.4 High-Side Driver and Bootstrap Circuit
P11 · p11_fig02891×720px
MIC4604YMT-TR (TDFN-10-EP(2.5x2.5)) — FIGURE 4-2: High-Side Driver and Bootstrap Circuit Block Diagram.
FIGURE 4-2: High-Side Driver and Bootstrap Circuit Block Diagram.
P13 · p13_fig011777×876px
MIC4604YMT-TR (TDFN-10-EP(2.5x2.5)) — FIGURE 5-1: Negative HS Pin Voltage.
FIGURE 5-1: Negative HS Pin Voltage.
P21 · p21_fig021359×815px
MIC4604YMT-TR (TDFN-10-EP(2.5x2.5)) — ●, ▲, ▼Pin one index is identified by a dot, delta up, or delta down (triangle mark). | Underbar (_) and/or Overbar (⎯) symbol may not be to scale. | 3 e | 3 e
●, ▲, ▼Pin one index is identified by a dot, delta up, or delta down (triangle mark). | Underbar (_) and/or Overbar (⎯) symbol may not be to scale. | 3 e | 3 e
P21 · p21_fig02P21
MIC4604YMT-TR (TDFN-10-EP(2.5x2.5)) — Datasheet Page 21 (p21_fig02)
Datasheet Page 21 (p21_fig02)
P22 · p22_fig011669×1766px
MIC4604YMT-TR (TDFN-10-EP(2.5x2.5)) — Note: For the most current package drawings, please see the Microchip Packaging Specification located at http://www.microchip.com/packaging.
Note: For the most current package drawings, please see the Microchip Packaging Specification located at http://www.microchip.com/packaging.
1 / 2 ページ (15 点の抽出図面)

電気仕様 & 部品詳細スペック (MIC4604YMT-TR)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:MIC4604YMT-TR (TDFN-10-EP(2.5x2.5)) は 10 ピンの標準電子部品・コネクタで、パッケージ外形は 2.50 × 2.50 × 0.85 mm(ピンピッチ e = 0.50 mm)です。動作電源電圧 5.5V to 16V、動作温度範囲 40°C to +125°C、Standard I/O / Passive インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
5.5V to 16V
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
40°C to +125°C
工業用温度グレード;最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
20 kHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
2.50 × 2.50 × 0.85 mm (A1=0.03 mm)
パッケージ系列: DFN (TDFN-10-EP(2.5x2.5))
ピン数・リードピッチN / e
10 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
Standard I/O / Passive
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル11 ピン自動バス分類
OK
IPC-7351B フットプリント11 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口EPAD 1.90×1.20mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (TDFN-10-EP(2.5x2.5))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
2.50 × 2.50 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.85mm · e=0.50mm
パッド寸法 (W × L)Level B
0.25 × 0.50 mm
ピン数 / 総パッド数Topology
11P / 11Pad (DUAL_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
Per application circuit
TDFN-10-EP(2.5x2.5)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — MIC4604YMT-TR (TDFN-10-EP(2.5x2.5))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

MIC4604YMT-TR (TDFN-10-EP(2.5x2.5)) のピン配置 (Pinout) および電源電圧仕様は?

MICROCHIP 製 MIC4604YMT-TR (TDFN-10-EP(2.5x2.5) パッケージ) は全 11 ピン構成で、ピンピッチは 0.50 mm、動作電源電圧範囲 VCC は 5.5V to 16V です。主なピン:1 (VDD: 電源供給入力 (VDD — 5.5V to 16V)), 2 (HB: マルチプレクスI/O・ペリフェラル端子 HB (General)), 3 (HO: マルチプレクスI/O・ペリフェラル端子 HO (General)), 4 (HS: マルチプレクスI/O・ペリフェラル端子 HS (General)), 5 (HI: マルチプレクスI/O・ペリフェラル端子 HI (General)), 6 (LI: マルチプレクスI/O・ペリフェラル端子 LI (General))。

MIC4604YMT-TR の IPC-7351B 準拠 PCB フットプリント寸法は?

データシート外形図および IPC-7351B Level B (標準密度) に基づき、MIC4604YMT-TR (TDFN-10-EP(2.5x2.5)) の本体外形は 2.50 × 2.50 mm、ピッチ e = 0.50 mm、合計 11 パッドで構成されています(中央放熱パッド EPAD 1.90 × 1.20 mm、IPC-7525 60% 開口ペーストマスク付き)。

MIC4604YMT-TR の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか?

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの MIC4604YMT-TR (MICROCHIP, TDFN-10-EP(2.5x2.5)) CAD ライブラリパッケージ(KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB)を無料で直接ダウンロードできます。

静的リファレンス付録:ピン配置表 (11 ピン) & MIC4604 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1VDDPower_In5.5V to 16V 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 16.0V) です。
2HBDigital_IO信号端子 HB(方向: I/O、電圧域: 5.5V to 16V)。多重化オルタネート機能: HB。対応バス/インターフェース: General。
3HODigital_IO信号端子 HO(方向: I/O、電圧域: 5.5V to 16V)。多重化オルタネート機能: HO。対応バス/インターフェース: General。
4HSDigital_IO信号端子 HS(方向: I/O、電圧域: 5.5V to 16V)。多重化オルタネート機能: HS。対応バス/インターフェース: General。
5HIDigital_IO信号端子 HI(方向: I/O、電圧域: 5.5V to 16V)。多重化オルタネート機能: HI。対応バス/インターフェース: General。
6LIDigital_IO信号端子 LI(方向: I/O、電圧域: 5.5V to 16V)。多重化オルタネート機能: LI。対応バス/インターフェース: General。
7VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
8LODigital_IO信号端子 LO(方向: I/O、電圧域: 5.5V to 16V)。多重化オルタネート機能: LO。対応バス/インターフェース: General。
9LODigital_IO信号端子 LO(方向: I/O、電圧域: 5.5V to 16V)。多重化オルタネート機能: LO。対応バス/インターフェース: General。
10NCNC信号端子 NC(方向: I/O、電圧域: 5.5V to 16V)。多重化オルタネート機能: NC。対応バス/インターフェース: General。
11EPGNDパッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。