MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) — Symbol, Footprint IPC-7351B & 3D STEP Model

MIC45116-2YMP-TR

MICROCHIPID: C219488QFN-52-EP(8x8.5) · 51 chân · Pitch 0.50mmIPC-7351B Verified5.0 (0)
CHẾ ĐỘ LIÊN KẾT ĐỒNG BỘ (CROSS-PROBE)Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D
1. SYMBOL
U1 · MIC45116-2YMP-TR (QFN-52-EP(8x8.5))1PVIN2PVIN4PV DD5BST6BST8SW9SW10SW12PV IN13VOUT14VOUT15VOUT16VOUT17VOUT18VOUT19VOUT20VOUT21VOUT23NC24NC25NC26PGND27NC28NC29NC30NC56PGNDePAD55VOUTePAD54PGNDePAD53SWePAD52PV IN51SW50SW49SW48SW47I LIM45P GND44PV DD435V DD42P GND41NC40NC39V IN38EN37PG36FB35PGND34NC33NC32NC31PGNDGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.838.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1mm
2. FOOTPRINT 2D
1245689101213141516171819202123242526272829303132333435363738394041424344454748495051521111155588888111212121212121216161616161616161616162323233232323232323232434444474848484848484853555535353535353545556E=8.00mm · Pitch e=0.50mmD=8.50mm-6-5-4-3-2-1012345676543210-1-2-3-4-5-6mm
3. MÔ HÌNH 3D
Kích thước vỏ: 8.00mm × 8.50mm · Pitch: 0.50mm · Bước lưới thước đo: 1.00mmĐồng bộ <100ms

Sơ đồ Chân Đồng bộ Symbol/2D/3D (51/51)

Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D
ChânKý hiệuLoạiChức năng (VI)
1PVINPowerChân cấp nguồn dương (PVIN — 4.75V to 20V)
2PVINPowerChân cấp nguồn dương (PVIN — 4.75V to 20V)
4PV DDI/OChân Đa năng Vào/Ra & Ngoại vi PV DD (General)
5BSTI/OChân Đa năng Vào/Ra & Ngoại vi BST (General)
6BSTI/OChân Đa năng Vào/Ra & Ngoại vi BST (General)
8SWI/OChân Đa năng Vào/Ra & Ngoại vi SW (General)
9SWI/OChân Đa năng Vào/Ra & Ngoại vi SW (General)
10SWI/OChân Đa năng Vào/Ra & Ngoại vi SW (General)
12PV INI/OChân Đa năng Vào/Ra & Ngoại vi PV IN (General)
13VOUTPowerNgõ ra nguồn ổn áp (VOUT — 4.75V to 20V)
14VOUTPowerNgõ ra nguồn ổn áp (VOUT — 4.75V to 20V)
15VOUTPowerNgõ ra nguồn ổn áp (VOUT — 4.75V to 20V)
16VOUTPowerNgõ ra nguồn ổn áp (VOUT — 4.75V to 20V)
17VOUTPowerNgõ ra nguồn ổn áp (VOUT — 4.75V to 20V)
18VOUTPowerNgõ ra nguồn ổn áp (VOUT — 4.75V to 20V)
19VOUTPowerNgõ ra nguồn ổn áp (VOUT — 4.75V to 20V)
20VOUTPowerNgõ ra nguồn ổn áp (VOUT — 4.75V to 20V)
21VOUTPowerNgõ ra nguồn ổn áp (VOUT — 4.75V to 20V)
23NCI/OChân Đa năng Vào/Ra & Ngoại vi NC (General)
24NCI/OChân Đa năng Vào/Ra & Ngoại vi NC (General)
25NCI/OChân Đa năng Vào/Ra & Ngoại vi NC (General)
26PGNDGNDChân Mass Tham chiếu (PGND)
27NCI/OChân Đa năng Vào/Ra & Ngoại vi NC (General)
28NCI/OChân Đa năng Vào/Ra & Ngoại vi NC (General)
29NCI/OChân Đa năng Vào/Ra & Ngoại vi NC (General)
30NCI/OChân Đa năng Vào/Ra & Ngoại vi NC (General)
31PGNDGNDChân Mass Tham chiếu (PGND)
32NCI/OChân Đa năng Vào/Ra & Ngoại vi NC (General)
33NCI/OChân Đa năng Vào/Ra & Ngoại vi NC (General)
34NCI/OChân Đa năng Vào/Ra & Ngoại vi NC (General)
35PGNDGNDChân Mass Tham chiếu (PGND)
36FBI/OChân Đa năng Vào/Ra & Ngoại vi FB (General)
37PGI/OChân Đa năng Vào/Ra & Ngoại vi PG (General)
38ENIChân Khởi động lại / Kích hoạt Hệ thống (EN)
39V INI/OChân Đa năng Vào/Ra & Ngoại vi V IN (General)
40NCI/OChân Đa năng Vào/Ra & Ngoại vi NC (General)
41NCI/OChân Đa năng Vào/Ra & Ngoại vi NC (General)
42P GNDGNDChân Mass Tham chiếu (P GND)
435V DDPowerNgõ ra nguồn ổn áp (5V DD — 4.75V to 20V)
44PV DDI/OChân Đa năng Vào/Ra & Ngoại vi PV DD (General)
45P GNDGNDChân Mass Tham chiếu (P GND)
47I LIMI/OChân Đa năng Vào/Ra & Ngoại vi I LIM (General)
48SWI/OChân Đa năng Vào/Ra & Ngoại vi SW (General)
49SWI/OChân Đa năng Vào/Ra & Ngoại vi SW (General)
50SWI/OChân Đa năng Vào/Ra & Ngoại vi SW (General)
51SWI/OChân Đa năng Vào/Ra & Ngoại vi SW (General)
52PV INI/OChân Đa năng Vào/Ra & Ngoại vi PV IN (General)
53SWePADGNDChân Mass Tham chiếu (SWePAD)
54PGNDePADGNDChân Mass Tham chiếu (PGNDePAD)
55VOUTePADGNDChân Mass Tham chiếu (VOUTePAD)
56PGNDePADGNDChân Mass Tham chiếu (PGNDePAD)
PIN 1 PVIN
Power
Chân cấp nguồn dương (PVIN — 4.75V to 20V)
Lưu ý thiết kế: Primary positive power supply input (PVIN) operating in the 4.75V to 20V domain (Max rating: 20.0V).
Tinh chỉnh Mật độ Hàn IPC-7351B & Span C/G/Z

Trình Xem PDF Datasheet Trực Tiếp & Bản vẽ Kỹ thuật (6 Bản vẽ Chuẩn + 14 Hình Trích xuất)

Đọc trực tiếp tài liệu PDF Datasheet gốc ngay trên trang hoặc nhấn vào từng bản vẽ để phóng to toàn màn hình
Mở PDF Cửa sổ Riêng ↗Đọc PDF Datasheet (.pdf)
PDF VIEWERTài liệu Datasheet Chính hãng: MIC45116-2YMP-TR (MICROCHIP · QFN-52-EP(8x8.5))
Cuộn trang, tìm kiếm từ khóa (Ctrl+F) hoặc phóng to trực tiếp trong khung PDF bên dưới
1. Ảnh 3D Thân Vỏ Thực tếREPRESENTATIVE
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) - 1. Ảnh 3D Thân Vỏ Thực tế
Mô hình khối 3D chi tiếtPhóng to ›
2. Sơ đồ Chân Chuẩn (Top View)CLEANROOM PINOUT
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) - 2. Sơ đồ Chân Chuẩn (Top View)
Đúng kiểu vỏ chuẩn (51 chân)Phóng to ›
3. Sơ đồ Chân PDF Gốc (Nguyên bản)PDF PINOUT
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) - 3. Sơ đồ Chân PDF Gốc (Nguyên bản)
Bản vẽ Pinout Datasheet không cắt nhỏPhóng to ›
4. Bản vẽ Kích thước Vỏ (D×E×A)PACKAGE DIMENSIONS
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) - 4. Bản vẽ Kích thước Vỏ (D×E×A)
QFN-52-EP(8x8.5) · 8.00×8.50mm · Pitch 0.50mmPhóng to ›
5. Bản vẽ Footprint Khuyến nghịLAND PATTERN
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) - 5. Bản vẽ Footprint Khuyến nghị
IPC-7351B Land Pattern (115 Pads)Phóng to ›
6. Mạch Nguyên lý Ứng dụngSCHEMATIC
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) - 6. Mạch Nguyên lý Ứng dụng
Typical Application SchematicPhóng to ›
Thư viện Sơ đồ Chân & Bản vẽ Kỹ thuật Nguyên bản từ PDF Datasheet (14 hình · Trang 1/2)
Hiển thị hình 1–12 trên 14 hình nguyên bản (không cắt nhỏ mất chân) của dòng chip MIC45116
P1 · p01_fig01377×200px
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) — 20V/6A DC/DC Power Module
20V/6A DC/DC Power Module
P1 · p01_fig021777×946px
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) — Typical Application Circuit
Typical Application Circuit
P1 · p01_fig02P1
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) — Datasheet Page 1 (p01_fig02)
Datasheet Page 1 (p01_fig02)
P2 · p02_fig011587×1794px
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) — MIC45116 | Package Type | MIC45116 8x8x3 QFN (MP) | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 17 18 19 20 21 22 23 24 25 26 | 27 | 28 | 29 | 30 | 31 | 32 | 33 | 34 | 35 | 36 | 37 | 38 | 39 | 40 | 41 | 42 43 44 45
MIC45116 | Package Type | MIC45116 8x8x3 QFN (MP) | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 17 18 19 20 21 22 23 24 25 26 | 27 | 28 | 29 | 30 | 31 | 32 | 33 | 34 | 35 | 36 | 37 | 38 | 39 | 40 | 41 | 42 43 44 45
P2 · p02_fig01P2
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P21 · p21_fig011777×1309px
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) — FIGURE 4-4: MIC45116-1 Control Loop (Discontinuous Mode).
FIGURE 4-4: MIC45116-1 Control Loop (Discontinuous Mode).
P23 · p23_fig011777×1790px
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) — 5.0 APPLICATION INFORMATION
5.0 APPLICATION INFORMATION
P24 · p24_fig011778×1179px
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) — FIGURE 5-1: Voltage Divider Configuration. The output voltage is determined by Equation 5-8: EQUATION 5-8:
FIGURE 5-1: Voltage Divider Configuration. The output voltage is determined by Equation 5-8: EQUATION 5-8:
P24 · p24_fig021777×1539px
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) — FIGURE 5-1: Voltage Divider Configuration. The output voltage is determined by Equation 5-8: EQUATION 5-8:
FIGURE 5-1: Voltage Divider Configuration. The output voltage is determined by Equation 5-8: EQUATION 5-8:
P27 · p27_fig01767×992px
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) — FIGURE 6-1: Top and Bottom of a Four-Layer Board.
FIGURE 6-1: Top and Bottom of a Four-Layer Board.
P28 · p28_fig011612×777px
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) — FIGURE 7-1: Package Bottom View vs. PCB Recommended Exposed Metal Trace. Please note the exposed metal trace is a “mirror image” of the package bottom view.
FIGURE 7-1: Package Bottom View vs. PCB Recommended Exposed Metal Trace. Please note the exposed metal trace is a “mirror image” of the package bottom view.
P30 · p30_fig011570×1875px
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) — MIC45116 | 8.0 PACKAGING INFORMATION | 8.1 Package Marking Information | 52-Pin QFN* Example | XXX XXXXX-X WNNN | MIC 45116-1 6420 | ●, ▲, ▼Pin one index is identified by a dot, delta up, or delta down (triangle mark). | Underbar (_) symbol
MIC45116 | 8.0 PACKAGING INFORMATION | 8.1 Package Marking Information | 52-Pin QFN* Example | XXX XXXXX-X WNNN | MIC 45116-1 6420 | ●, ▲, ▼Pin one index is identified by a dot, delta up, or delta down (triangle mark). | Underbar (_) symbol
Trang 1 / 2 (14 hình trích xuất)

Thông số Kỹ thuật & Chi tiết Linh kiện (MIC45116-2YMP-TR)

Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet (VI)
Linh kiện Điện tử & Kết nối Tiêu chuẩn
Mô tả chi tiết:MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) là linh kiện điện tử & kết nối tiêu chuẩn 51 chân, kích thước bao hình cơ khí 8.50 × 8.00 × 0.90 mm (bước chân e = 0.50 mm). Hoạt động trong dải điện áp 4.75V to 20V, dải nhiệt độ 40°C to +125°C, tích hợp giao thức Standard I/O / Passive.
Điện áp nguồn hoạt độngV_CC / V_DD
4.75V to 20V
Cần tụ lọc Ceramic X7R 100nF + 10µF sát chân nguồn
Dải nhiệt độ làm việcT_A
40°C to +125°C
Chuẩn công nghiệp; T_J(max) = +125°C
Xung nhịp / Tần số hoạt độngf_CLK / f_RF
600 kHz
Trích xuất từ bảng thông số PDF gốc
Dòng điện & Công suất định mứcI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Tuân thủ giới hạn dòng từng chân
Kích thước Vỏ đóng gói (D × E × A)D × E × A
8.50 × 8.00 × 0.90 mm (A1=0.03 mm)
Họ đóng gói: QFN (QFN-52-EP(8x8.5))
Số lượng chân & Bước chânN / e
50 Pins | Pitch e = 0.50 mm (19.6 mil)
Chuẩn hóa tọa độ Tâm-Tâm (Span C) theo IPC-7351B
Giao thức Ngoại vi Tích hợpBuses
Standard I/O / Passive
Đồng bộ tự động với Sơ đồ chân & Ký hiệu nguyên lý
Tiêu chuẩn Hàn & Chống ẩmIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% kem hàn cửa sổ (Windowed Stencil) cho EPAD
Cảnh báo an toàn kỹ thuật: Kiểm tra kỹ vị trí chấm Pin 1 (vát góc 45°) trên Silkscreen trước khi đưa vào lò hàn Reflow.
Cảnh báo an toàn kỹ thuật: Đảm bảo vía tản nhiệt (Thermal Vias Ø0.3mm) nối thẳng xuống lớp GND Plane để hạ trở nhiệt RθJA.

Kiểm định 5 Chuẩn

Đánh giá tự động trước khi xuất file
5/5 PASS
IEEE-315 Symbol51 chân phân nhóm tự động
OK
IPC-7351B Land Pattern115 pads · Pitch 0.50mm
OK
IPC-7525 Kem hàn 60%EPAD 7.80×7.80mm chia cửa sổ
OK
DFM JLCPCB / PCBWayKhe hở Pad min: 0.25mm
OK
3D STEP AP214 & GLBKhớp gốc tọa độ (0,0,0)
OK

Xác nhận Mạch Thật & Đánh giá Kỹ thuật

Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet
5.00 PCB Verified

Kích thước Cơ khí & Land Pattern (QFN-52-EP(8x8.5))

Trích xuất từ Datasheet & chuẩn hóa IPC-7351B
mm
Thân vỏ (D × E)Nominal
8.50 × 8.00 mm
Chiều cao (A) & Pitch (e)IPC-7351B
A=0.90mm · e=0.50mm
Kích thước Pad (W × L)Level B
0.25 × 0.80 mm
Số chân / Tổng số PadTopology
51P / 115Pad (QUAD_ROW)

BOM Ngoại vi Khuyến nghị & Mã IC Tương đương (Drop-in)

Linh kiện thụ động đi kèm theo sơ đồ nguyên lý tiêu chuẩn và các mã thay thế tương thích chân 1:1
DFM READY
Ký hiệu / Mã thay thếGiá trị / Kiểu vỏVai trò & Quy tắc Bố trí PCB (Layout Rule)
N/A
BOM
Per application circuit
QFN-52-EP(8x8.5)
Đảm bảo bề rộng đường mạch phù hợp dòng định mức và tuân thủ khoảng cách cách điện IPC-2221.

Câu hỏi Kỹ thuật Thường gặp (FAQ) — MIC45116-2YMP-TR (QFN-52-EP(8x8.5))

Giải đáp nhanh về sơ đồ chân Pinout, kích thước Land Pattern IPC-7351B và định dạng tệp CAD
IPC-7351B / IEEE-315

Sơ đồ chân (Pinout) và thông số điện áp của MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) như thế nào?

Linh kiện MIC45116-2YMP-TR do MICROCHIP sản xuất đóng gói kiểu QFN-52-EP(8x8.5) gồm 51 chân với bước chân (pitch) 0.50 mm, dải điện áp hoạt động VCC 4.75V to 20V. Các chân tiêu biểu gồm: 1 (PVIN: Chân cấp nguồn dương (PVIN — 4.75V to 20V)), 2 (PVIN: Chân cấp nguồn dương (PVIN — 4.75V to 20V)), 4 (PV DD: Chân Đa năng Vào/Ra & Ngoại vi PV DD (General)), 5 (BST: Chân Đa năng Vào/Ra & Ngoại vi BST (General)), 6 (BST: Chân Đa năng Vào/Ra & Ngoại vi BST (General)), 8 (SW: Chân Đa năng Vào/Ra & Ngoại vi SW (General)).

Kích thước Footprint chuẩn IPC-7351B của MIC45116-2YMP-TR là bao nhiêu?

Theo bản vẽ cơ khí Datasheet và chuẩn hóa toán học IPC-7351B (Density Level B Nominal), thân vỏ MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) có kích thước danh định 8.00 × 8.50 mm, bước chân e = 0.50 mm, tổng số 115 pad đồng kèm pad tản nhiệt trung tâm (EPAD) 7.80 × 7.80 mm chia lưới kem hàn 60% theo IPC-7525.

Tải thư viện KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) và mô hình 3D STEP cho MIC45116-2YMP-TR ở đâu?

Bạn có thể tải trực tiếp và miễn phí (giấy phép mở CERN-OHL-P-2.0) toàn bộ gói thư viện CAD đã hậu kiểm của MIC45116-2YMP-TR (MICROCHIP, QFN-52-EP(8x8.5)) ngay trên trang này, bao gồm: KiCad 8 Footprint (.kicad_mod), KiCad Schematic Symbol (.kicad_sym), Autodesk Fusion 360 / Eagle (.lbr), và mô hình 3D MCAD (.STEP AP214 & WebGL .GLB).

Phụ lục Tra cứu Tĩnh: Bảng Pinout (51 chân) & Liên kết Biến thể Họ MIC45116Mở rộng bảng tĩnh
Số Chân (Pin #)Tên Tín hiệu (Signal Name)Loại Điện học (Type)Mô tả Chức năng & Lưu ý Thiết kế Mạch
1PVINPower_InChân cấp nguồn dương (PVIN) hoạt động trong miền điện áp 4.75V to 20V (Điện áp chịu đựng tối đa: 20.0V).
2PVINPower_InChân cấp nguồn dương (PVIN) hoạt động trong miền điện áp 4.75V to 20V (Điện áp chịu đựng tối đa: 20.0V).
4PV DDDigital_IOChân tín hiệu PV DD (I/O, miền áp 4.75V to 20V). Các chức năng ghép kênh (Alternate Functions): PV DD. Giao thức hỗ trợ: General.
5BSTDigital_IOChân tín hiệu BST (I/O, miền áp 4.75V to 20V). Các chức năng ghép kênh (Alternate Functions): BST. Giao thức hỗ trợ: General.
6BSTDigital_IOChân tín hiệu BST (I/O, miền áp 4.75V to 20V). Các chức năng ghép kênh (Alternate Functions): BST. Giao thức hỗ trợ: General.
8SWDigital_IOChân tín hiệu SW (I/O, miền áp 4.75V to 20V). Các chức năng ghép kênh (Alternate Functions): SW. Giao thức hỗ trợ: General.
9SWDigital_IOChân tín hiệu SW (I/O, miền áp 4.75V to 20V). Các chức năng ghép kênh (Alternate Functions): SW. Giao thức hỗ trợ: General.
10SWDigital_IOChân tín hiệu SW (I/O, miền áp 4.75V to 20V). Các chức năng ghép kênh (Alternate Functions): SW. Giao thức hỗ trợ: General.
12PV INDigital_IOChân tín hiệu PV IN (I/O, miền áp 4.75V to 20V). Các chức năng ghép kênh (Alternate Functions): PV IN. Giao thức hỗ trợ: General.
13VOUTPower_OutNgõ ra nguồn ổn áp (VOUT) hoạt động trong miền điện áp 4.75V to 20V (Điện áp chịu đựng tối đa: 20.0V).
14VOUTPower_OutNgõ ra nguồn ổn áp (VOUT) hoạt động trong miền điện áp 4.75V to 20V (Điện áp chịu đựng tối đa: 20.0V).
15VOUTPower_OutNgõ ra nguồn ổn áp (VOUT) hoạt động trong miền điện áp 4.75V to 20V (Điện áp chịu đựng tối đa: 20.0V).
16VOUTPower_OutNgõ ra nguồn ổn áp (VOUT) hoạt động trong miền điện áp 4.75V to 20V (Điện áp chịu đựng tối đa: 20.0V).
17VOUTPower_OutNgõ ra nguồn ổn áp (VOUT) hoạt động trong miền điện áp 4.75V to 20V (Điện áp chịu đựng tối đa: 20.0V).
18VOUTPower_OutNgõ ra nguồn ổn áp (VOUT) hoạt động trong miền điện áp 4.75V to 20V (Điện áp chịu đựng tối đa: 20.0V).
19VOUTPower_OutNgõ ra nguồn ổn áp (VOUT) hoạt động trong miền điện áp 4.75V to 20V (Điện áp chịu đựng tối đa: 20.0V).
20VOUTPower_OutNgõ ra nguồn ổn áp (VOUT) hoạt động trong miền điện áp 4.75V to 20V (Điện áp chịu đựng tối đa: 20.0V).
21VOUTPower_OutNgõ ra nguồn ổn áp (VOUT) hoạt động trong miền điện áp 4.75V to 20V (Điện áp chịu đựng tối đa: 20.0V).
23NCNCChân tín hiệu NC (I/O, miền áp 4.75V to 20V). Các chức năng ghép kênh (Alternate Functions): NC. Giao thức hỗ trợ: General.
24NCNCChân tín hiệu NC (I/O, miền áp 4.75V to 20V). Các chức năng ghép kênh (Alternate Functions): NC. Giao thức hỗ trợ: General.
25NCNCChân tín hiệu NC (I/O, miền áp 4.75V to 20V). Các chức năng ghép kênh (Alternate Functions): NC. Giao thức hỗ trợ: General.
26PGNDGNDChân nối đất (PGND — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
27NCNCChân tín hiệu NC (I/O, miền áp 4.75V to 20V). Các chức năng ghép kênh (Alternate Functions): NC. Giao thức hỗ trợ: General.
28NCNCChân tín hiệu NC (I/O, miền áp 4.75V to 20V). Các chức năng ghép kênh (Alternate Functions): NC. Giao thức hỗ trợ: General.
29NCNCChân tín hiệu NC (I/O, miền áp 4.75V to 20V). Các chức năng ghép kênh (Alternate Functions): NC. Giao thức hỗ trợ: General.
30NCNCChân tín hiệu NC (I/O, miền áp 4.75V to 20V). Các chức năng ghép kênh (Alternate Functions): NC. Giao thức hỗ trợ: General.
31PGNDGNDChân nối đất (PGND — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
32NCNCChân tín hiệu NC (I/O, miền áp 4.75V to 20V). Các chức năng ghép kênh (Alternate Functions): NC. Giao thức hỗ trợ: General.
33NCNCChân tín hiệu NC (I/O, miền áp 4.75V to 20V). Các chức năng ghép kênh (Alternate Functions): NC. Giao thức hỗ trợ: General.
34NCNCChân tín hiệu NC (I/O, miền áp 4.75V to 20V). Các chức năng ghép kênh (Alternate Functions): NC. Giao thức hỗ trợ: General.
35PGNDGNDChân nối đất (PGND — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
36FBDigital_IOChân tín hiệu FB (I/O, miền áp 4.75V to 20V). Các chức năng ghép kênh (Alternate Functions): FB. Giao thức hỗ trợ: General.
37PGOpen_DrainChân tín hiệu PG (I/O, miền áp 4.75V to 20V). Các chức năng ghép kênh (Alternate Functions): PG. Giao thức hỗ trợ: General.
38ENDigital_IOChân kích hoạt nguồn và khởi động lại vi mạch (EN): Mức cao (High) = bật chip hoạt động; Mức thấp (Low) = tắt chip / giữ ở trạng thái Reset.
39V INDigital_IOChân tín hiệu V IN (I/O, miền áp 4.75V to 20V). Các chức năng ghép kênh (Alternate Functions): V IN. Giao thức hỗ trợ: General.
40NCNCChân tín hiệu NC (I/O, miền áp 4.75V to 20V). Các chức năng ghép kênh (Alternate Functions): NC. Giao thức hỗ trợ: General.
41NCNCChân tín hiệu NC (I/O, miền áp 4.75V to 20V). Các chức năng ghép kênh (Alternate Functions): NC. Giao thức hỗ trợ: General.
42P GNDGNDChân nối đất (P GND — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
435V DDPower_OutNgõ ra nguồn ổn áp (5V DD) hoạt động trong miền điện áp 4.75V to 20V (Điện áp chịu đựng tối đa: 20.0V).
44PV DDDigital_IOChân tín hiệu PV DD (I/O, miền áp 4.75V to 20V). Các chức năng ghép kênh (Alternate Functions): PV DD. Giao thức hỗ trợ: General.
45P GNDGNDChân nối đất (P GND — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
47I LIMDigital_IOChân tín hiệu I LIM (I/O, miền áp 4.75V to 20V). Các chức năng ghép kênh (Alternate Functions): I LIM. Giao thức hỗ trợ: General.
48SWDigital_IOChân tín hiệu SW (I/O, miền áp 4.75V to 20V). Các chức năng ghép kênh (Alternate Functions): SW. Giao thức hỗ trợ: General.
49SWDigital_IOChân tín hiệu SW (I/O, miền áp 4.75V to 20V). Các chức năng ghép kênh (Alternate Functions): SW. Giao thức hỗ trợ: General.
50SWDigital_IOChân tín hiệu SW (I/O, miền áp 4.75V to 20V). Các chức năng ghép kênh (Alternate Functions): SW. Giao thức hỗ trợ: General.
51SWDigital_IOChân tín hiệu SW (I/O, miền áp 4.75V to 20V). Các chức năng ghép kênh (Alternate Functions): SW. Giao thức hỗ trợ: General.
52PV INDigital_IOChân tín hiệu PV IN (I/O, miền áp 4.75V to 20V). Các chức năng ghép kênh (Alternate Functions): PV IN. Giao thức hỗ trợ: General.
53SWePADGNDChân nối đất (SWePAD — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
54PGNDePADGNDChân nối đất (PGNDePAD — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
55VOUTePADGNDChân nối đất (VOUTePAD — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
56PGNDePADGNDChân nối đất (PGNDePAD — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.