ChipDocs.org
⌘K
2284 部品PDFアップロード
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) — Symbol, Footprint IPC-7351B & 3D STEP Model

MIC45116-2YMP-TR

MICROCHIPID: C219488QFN-52-EP(8x8.5) · 51 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · MIC45116-2YMP-TR (QFN-52-EP(8x8.5))1PVIN2PVIN4PV DD5BST6BST8SW9SW10SW12PV IN13VOUT14VOUT15VOUT16VOUT17VOUT18VOUT19VOUT20VOUT21VOUT23NC24NC25NC26PGND27NC28NC29NC30NC56PGNDePAD55VOUTePAD54PGNDePAD53SWePAD52PV IN51SW50SW49SW48SW47I LIM45P GND44PV DD435V DD42P GND41NC40NC39V IN38EN37PG36FB35PGND34NC33NC32NC31PGNDGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.838.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1mm
2. 2Dフットプリント
1245689101213141516171819202123242526272829303132333435363738394041424344454748495051521111155588888111212121212121216161616161616161616162323233232323232323232434444474848484848484853555535353535353545556E=8.00mm · Pitch e=0.50mmD=8.50mm-6-5-4-3-2-1012345676543210-1-2-3-4-5-6mm
3. 3Dモデル
パッケージ外形: 8.00mm × 8.50mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (51/51)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1PVINPower電源供給入力 (PVIN — 4.75V to 20V)
2PVINPower電源供給入力 (PVIN — 4.75V to 20V)
4PV DDI/OマルチプレクスI/O・ペリフェラル端子 PV DD (General)
5BSTI/OマルチプレクスI/O・ペリフェラル端子 BST (General)
6BSTI/OマルチプレクスI/O・ペリフェラル端子 BST (General)
8SWI/OマルチプレクスI/O・ペリフェラル端子 SW (General)
9SWI/OマルチプレクスI/O・ペリフェラル端子 SW (General)
10SWI/OマルチプレクスI/O・ペリフェラル端子 SW (General)
12PV INI/OマルチプレクスI/O・ペリフェラル端子 PV IN (General)
13VOUTPower安定化電源出力 (VOUT — 4.75V to 20V)
14VOUTPower安定化電源出力 (VOUT — 4.75V to 20V)
15VOUTPower安定化電源出力 (VOUT — 4.75V to 20V)
16VOUTPower安定化電源出力 (VOUT — 4.75V to 20V)
17VOUTPower安定化電源出力 (VOUT — 4.75V to 20V)
18VOUTPower安定化電源出力 (VOUT — 4.75V to 20V)
19VOUTPower安定化電源出力 (VOUT — 4.75V to 20V)
20VOUTPower安定化電源出力 (VOUT — 4.75V to 20V)
21VOUTPower安定化電源出力 (VOUT — 4.75V to 20V)
23NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
24NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
25NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
26PGNDGNDグラウンド基準端子 (PGND)
27NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
28NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
29NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
30NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
31PGNDGNDグラウンド基準端子 (PGND)
32NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
33NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
34NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
35PGNDGNDグラウンド基準端子 (PGND)
36FBI/OマルチプレクスI/O・ペリフェラル端子 FB (General)
37PGI/OマルチプレクスI/O・ペリフェラル端子 PG (General)
38ENIシステムイネーブル・ハードウェアリセット (EN)
39V INI/OマルチプレクスI/O・ペリフェラル端子 V IN (General)
40NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
41NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
42P GNDGNDグラウンド基準端子 (P GND)
435V DDPower安定化電源出力 (5V DD — 4.75V to 20V)
44PV DDI/OマルチプレクスI/O・ペリフェラル端子 PV DD (General)
45P GNDGNDグラウンド基準端子 (P GND)
47I LIMI/OマルチプレクスI/O・ペリフェラル端子 I LIM (General)
48SWI/OマルチプレクスI/O・ペリフェラル端子 SW (General)
49SWI/OマルチプレクスI/O・ペリフェラル端子 SW (General)
50SWI/OマルチプレクスI/O・ペリフェラル端子 SW (General)
51SWI/OマルチプレクスI/O・ペリフェラル端子 SW (General)
52PV INI/OマルチプレクスI/O・ペリフェラル端子 PV IN (General)
53SWePADGNDグラウンド基準端子 (SWePAD)
54PGNDePADGNDグラウンド基準端子 (PGNDePAD)
55VOUTePADGNDグラウンド基準端子 (VOUTePAD)
56PGNDePADGNDグラウンド基準端子 (PGNDePAD)
PIN 1 PVIN
Power
電源供給入力 (PVIN — 4.75V to 20V)
設計上の注意点: Primary positive power supply input (PVIN) operating in the 4.75V to 20V domain (Max rating: 20.0V).
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 14 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: MIC45116-2YMP-TR (MICROCHIP · QFN-52-EP(8x8.5))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (51ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) - 4. パッケージ外形寸法図 (D×E×A)
QFN-52-EP(8x8.5) · 8.00×8.50mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (115 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (14 点 · 1/2 ページ)
MIC45116 シリーズの切り抜きなし原本図面 14 点中 1–12 点目を表示
P1 · p01_fig01377×200px
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) — 20V/6A DC/DC Power Module
20V/6A DC/DC Power Module
P1 · p01_fig021777×946px
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) — Typical Application Circuit
Typical Application Circuit
P1 · p01_fig02P1
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) — Datasheet Page 1 (p01_fig02)
Datasheet Page 1 (p01_fig02)
P2 · p02_fig011587×1794px
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) — MIC45116 | Package Type | MIC45116 8x8x3 QFN (MP) | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 17 18 19 20 21 22 23 24 25 26 | 27 | 28 | 29 | 30 | 31 | 32 | 33 | 34 | 35 | 36 | 37 | 38 | 39 | 40 | 41 | 42 43 44 45
MIC45116 | Package Type | MIC45116 8x8x3 QFN (MP) | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 17 18 19 20 21 22 23 24 25 26 | 27 | 28 | 29 | 30 | 31 | 32 | 33 | 34 | 35 | 36 | 37 | 38 | 39 | 40 | 41 | 42 43 44 45
P2 · p02_fig01P2
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P21 · p21_fig011777×1309px
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) — FIGURE 4-4: MIC45116-1 Control Loop (Discontinuous Mode).
FIGURE 4-4: MIC45116-1 Control Loop (Discontinuous Mode).
P23 · p23_fig011777×1790px
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) — 5.0 APPLICATION INFORMATION
5.0 APPLICATION INFORMATION
P24 · p24_fig011778×1179px
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) — FIGURE 5-1: Voltage Divider Configuration. The output voltage is determined by Equation 5-8: EQUATION 5-8:
FIGURE 5-1: Voltage Divider Configuration. The output voltage is determined by Equation 5-8: EQUATION 5-8:
P24 · p24_fig021777×1539px
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) — FIGURE 5-1: Voltage Divider Configuration. The output voltage is determined by Equation 5-8: EQUATION 5-8:
FIGURE 5-1: Voltage Divider Configuration. The output voltage is determined by Equation 5-8: EQUATION 5-8:
P27 · p27_fig01767×992px
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) — FIGURE 6-1: Top and Bottom of a Four-Layer Board.
FIGURE 6-1: Top and Bottom of a Four-Layer Board.
P28 · p28_fig011612×777px
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) — FIGURE 7-1: Package Bottom View vs. PCB Recommended Exposed Metal Trace. Please note the exposed metal trace is a “mirror image” of the package bottom view.
FIGURE 7-1: Package Bottom View vs. PCB Recommended Exposed Metal Trace. Please note the exposed metal trace is a “mirror image” of the package bottom view.
P30 · p30_fig011570×1875px
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) — MIC45116 | 8.0 PACKAGING INFORMATION | 8.1 Package Marking Information | 52-Pin QFN* Example | XXX XXXXX-X WNNN | MIC 45116-1 6420 | ●, ▲, ▼Pin one index is identified by a dot, delta up, or delta down (triangle mark). | Underbar (_) symbol
MIC45116 | 8.0 PACKAGING INFORMATION | 8.1 Package Marking Information | 52-Pin QFN* Example | XXX XXXXX-X WNNN | MIC 45116-1 6420 | ●, ▲, ▼Pin one index is identified by a dot, delta up, or delta down (triangle mark). | Underbar (_) symbol
1 / 2 ページ (14 点の抽出図面)

電気仕様 & 部品詳細スペック (MIC45116-2YMP-TR)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) は 50 ピンの標準電子部品・コネクタで、パッケージ外形は 8.50 × 8.00 × 0.90 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 4.75V to 20V、動作温度範囲 40°C to +125°C、Standard I/O / Passive インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
4.75V to 20V
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
40°C to +125°C
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
600 kHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
8.50 × 8.00 × 0.90 mm (A1=0.03 mm)
パッケージ系列: QFN (QFN-52-EP(8x8.5))
ピン数・リードピッチN / e
50 Pins | Pitch e = 0.50 mm (19.6 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
Standard I/O / Passive
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル51 ピン自動バス分類
OK
IPC-7351B フットプリント115 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口EPAD 7.80×7.80mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (QFN-52-EP(8x8.5))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
8.50 × 8.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.90mm · e=0.50mm
パッド寸法 (W × L)Level B
0.25 × 0.80 mm
ピン数 / 総パッド数Topology
51P / 115Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
Per application circuit
QFN-52-EP(8x8.5)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — MIC45116-2YMP-TR (QFN-52-EP(8x8.5))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 MIC45116-2YMP-TR (QFN-52-EP(8x8.5) パッケージ) は全 51 ピン構成で、ピンピッチは 0.50 mm、動作電源電圧範囲 VCC は 4.75V to 20V です。主なピン：1 (PVIN: 電源供給入力 (PVIN — 4.75V to 20V)), 2 (PVIN: 電源供給入力 (PVIN — 4.75V to 20V)), 4 (PV DD: マルチプレクスI/O・ペリフェラル端子 PV DD (General)), 5 (BST: マルチプレクスI/O・ペリフェラル端子 BST (General)), 6 (BST: マルチプレクスI/O・ペリフェラル端子 BST (General)), 8 (SW: マルチプレクスI/O・ペリフェラル端子 SW (General))。

MIC45116-2YMP-TR の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) の本体外形は 8.00 × 8.50 mm、ピッチ e = 0.50 mm、合計 115 パッドで構成されています（中央放熱パッド EPAD 7.80 × 7.80 mm、IPC-7525 60% 開口ペーストマスク付き）。

MIC45116-2YMP-TR の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの MIC45116-2YMP-TR (MICROCHIP, QFN-52-EP(8x8.5)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (51 ピン) & MIC45116 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1PVINPower_In4.75V to 20V 電源ドメインで動作する正電源入力端子 (PVIN、最大定格: 20.0V) です。
2PVINPower_In4.75V to 20V 電源ドメインで動作する正電源入力端子 (PVIN、最大定格: 20.0V) です。
4PV DDDigital_IO信号端子 PV DD（方向: I/O、電圧域: 4.75V to 20V）。多重化オルタネート機能: PV DD。対応バス/インターフェース: General。
5BSTDigital_IO信号端子 BST（方向: I/O、電圧域: 4.75V to 20V）。多重化オルタネート機能: BST。対応バス/インターフェース: General。
6BSTDigital_IO信号端子 BST（方向: I/O、電圧域: 4.75V to 20V）。多重化オルタネート機能: BST。対応バス/インターフェース: General。
8SWDigital_IO信号端子 SW（方向: I/O、電圧域: 4.75V to 20V）。多重化オルタネート機能: SW。対応バス/インターフェース: General。
9SWDigital_IO信号端子 SW（方向: I/O、電圧域: 4.75V to 20V）。多重化オルタネート機能: SW。対応バス/インターフェース: General。
10SWDigital_IO信号端子 SW（方向: I/O、電圧域: 4.75V to 20V）。多重化オルタネート機能: SW。対応バス/インターフェース: General。
12PV INDigital_IO信号端子 PV IN（方向: I/O、電圧域: 4.75V to 20V）。多重化オルタネート機能: PV IN。対応バス/インターフェース: General。
13VOUTPower_Out4.75V to 20V 電源ドメインで動作する安定化出力端子 (VOUT、最大定格: 20.0V) です。
14VOUTPower_Out4.75V to 20V 電源ドメインで動作する安定化出力端子 (VOUT、最大定格: 20.0V) です。
15VOUTPower_Out4.75V to 20V 電源ドメインで動作する安定化出力端子 (VOUT、最大定格: 20.0V) です。
16VOUTPower_Out4.75V to 20V 電源ドメインで動作する安定化出力端子 (VOUT、最大定格: 20.0V) です。
17VOUTPower_Out4.75V to 20V 電源ドメインで動作する安定化出力端子 (VOUT、最大定格: 20.0V) です。
18VOUTPower_Out4.75V to 20V 電源ドメインで動作する安定化出力端子 (VOUT、最大定格: 20.0V) です。
19VOUTPower_Out4.75V to 20V 電源ドメインで動作する安定化出力端子 (VOUT、最大定格: 20.0V) です。
20VOUTPower_Out4.75V to 20V 電源ドメインで動作する安定化出力端子 (VOUT、最大定格: 20.0V) です。
21VOUTPower_Out4.75V to 20V 電源ドメインで動作する安定化出力端子 (VOUT、最大定格: 20.0V) です。
23NCNC信号端子 NC（方向: I/O、電圧域: 4.75V to 20V）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
24NCNC信号端子 NC（方向: I/O、電圧域: 4.75V to 20V）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
25NCNC信号端子 NC（方向: I/O、電圧域: 4.75V to 20V）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
26PGNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (PGND) です。
27NCNC信号端子 NC（方向: I/O、電圧域: 4.75V to 20V）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
28NCNC信号端子 NC（方向: I/O、電圧域: 4.75V to 20V）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
29NCNC信号端子 NC（方向: I/O、電圧域: 4.75V to 20V）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
30NCNC信号端子 NC（方向: I/O、電圧域: 4.75V to 20V）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
31PGNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (PGND) です。
32NCNC信号端子 NC（方向: I/O、電圧域: 4.75V to 20V）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
33NCNC信号端子 NC（方向: I/O、電圧域: 4.75V to 20V）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
34NCNC信号端子 NC（方向: I/O、電圧域: 4.75V to 20V）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
35PGNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (PGND) です。
36FBDigital_IO信号端子 FB（方向: I/O、電圧域: 4.75V to 20V）。多重化オルタネート機能: FB。対応バス/インターフェース: General。
37PGOpen_Drain信号端子 PG（方向: I/O、電圧域: 4.75V to 20V）。多重化オルタネート機能: PG。対応バス/インターフェース: General。
38ENDigital_IOチップ有効化およびリセット制御入力 (EN)：Highでチップ起動、Lowでリセット（停止）状態になります。
39V INDigital_IO信号端子 V IN（方向: I/O、電圧域: 4.75V to 20V）。多重化オルタネート機能: V IN。対応バス/インターフェース: General。
40NCNC信号端子 NC（方向: I/O、電圧域: 4.75V to 20V）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
41NCNC信号端子 NC（方向: I/O、電圧域: 4.75V to 20V）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
42P GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (P GND) です。
435V DDPower_Out4.75V to 20V 電源ドメインで動作する安定化出力端子 (5V DD、最大定格: 20.0V) です。
44PV DDDigital_IO信号端子 PV DD（方向: I/O、電圧域: 4.75V to 20V）。多重化オルタネート機能: PV DD。対応バス/インターフェース: General。
45P GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (P GND) です。
47I LIMDigital_IO信号端子 I LIM（方向: I/O、電圧域: 4.75V to 20V）。多重化オルタネート機能: I LIM。対応バス/インターフェース: General。
48SWDigital_IO信号端子 SW（方向: I/O、電圧域: 4.75V to 20V）。多重化オルタネート機能: SW。対応バス/インターフェース: General。
49SWDigital_IO信号端子 SW（方向: I/O、電圧域: 4.75V to 20V）。多重化オルタネート機能: SW。対応バス/インターフェース: General。
50SWDigital_IO信号端子 SW（方向: I/O、電圧域: 4.75V to 20V）。多重化オルタネート機能: SW。対応バス/インターフェース: General。
51SWDigital_IO信号端子 SW（方向: I/O、電圧域: 4.75V to 20V）。多重化オルタネート機能: SW。対応バス/インターフェース: General。
52PV INDigital_IO信号端子 PV IN（方向: I/O、電圧域: 4.75V to 20V）。多重化オルタネート機能: PV IN。対応バス/インターフェース: General。
53SWePADGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (SWePAD) です。
54PGNDePADGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (PGNDePAD) です。
55VOUTePADGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VOUTePAD) です。
56PGNDePADGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (PGNDePAD) です。
探索部品パッケージメーカーアップロード