ChipDocs.org
⌘K
2284 部品PDFアップロード
MCP19215T-E/S8 (QFN-32-EP(5x5)) — Symbol, Footprint IPC-7351B & 3D STEP Model

MCP19215T-E/S8

MICROCHIPID: C219057QFN-32-EP(5x5) · 33 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · MCP19215T-E/S8 (QFN-32-EP(5x5))1GPA0/AN0/TS_2GPA1/AN13GPA2/AN2/T0C4GPB4/AN5/ICS5GPA3/AN3/TS_6GPA7/SCL7GPB0/SDA8GPA5/MCLR9GPB7/CCD210GPA6/CCD111AGND/DGND12ISN213ISP214CCOMP215VCOMP216VFB217IP233EPAD32GPB5/AN6/ICS31GPB1/AN4/RX/30GPB6/AN7/TX/29ISN128ISP127CCOMP126VCOMP125VFB124IP123VIN22VDD21VDR20PDRV119PGND18PDRV2Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.827.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9mm
2. 2Dフットプリント
123456789101112131415161718192021222324252627282930313233E=5.00mm · Pitch e=0.50mmD=5.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3Dモデル
パッケージ外形: 5.00mm × 5.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (33/33)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1GPA0/AN0/TS_OUT1I/OマルチプレクスI/O・ペリフェラル端子 GPA0/AN0/TS_OUT1 (General)
2GPA1/AN1I/OマルチプレクスI/O・ペリフェラル端子 GPA1/AN1 (General)
3GPA2/AN2/T0CKI/INTI/OマルチプレクスI/O・ペリフェラル端子 GPA2/AN2/T0CKI/INT (General)
4GPB4/AN5/ICSPDATI/OマルチプレクスI/O・ペリフェラル端子 GPB4/AN5/ICSPDAT (General)
5GPA3/AN3/TS_OUT2I/OマルチプレクスI/O・ペリフェラル端子 GPA3/AN3/TS_OUT2 (General)
6GPA7/SCLI/OマルチプレクスI/O・ペリフェラル端子 GPA7/SCL (I2C)
7GPB0/SDAI/OマルチプレクスI/O・ペリフェラル端子 GPB0/SDA (I2C)
8GPA5/MCLRI/OマルチプレクスI/O・ペリフェラル端子 GPA5/MCLR (General)
9GPB7/CCD2I/OマルチプレクスI/O・ペリフェラル端子 GPB7/CCD2 (General)
10GPA6/CCD1I/OマルチプレクスI/O・ペリフェラル端子 GPA6/CCD1 (General)
11AGND/DGNDGNDグラウンド基準端子 (AGND/DGND)
12ISN2I/OマルチプレクスI/O・ペリフェラル端子 ISN2 (General)
13ISP2I/OマルチプレクスI/O・ペリフェラル端子 ISP2 (General)
14CCOMP2I/OマルチプレクスI/O・ペリフェラル端子 CCOMP2 (General)
15VCOMP2I/OマルチプレクスI/O・ペリフェラル端子 VCOMP2 (General)
16VFB2I/OマルチプレクスI/O・ペリフェラル端子 VFB2 (General)
17IP2I/OマルチプレクスI/O・ペリフェラル端子 IP2 (General)
18PDRV2I/OマルチプレクスI/O・ペリフェラル端子 PDRV2 (General)
19PGNDGNDグラウンド基準端子 (PGND)
20PDRV1I/OマルチプレクスI/O・ペリフェラル端子 PDRV1 (General)
21VDRI/OマルチプレクスI/O・ペリフェラル端子 VDR (General)
22VDDPower電源供給入力 (VDD — 4.5V-42V)
23VINPower電源供給入力 (VIN — 4.5V-42V)
24IP1I/OマルチプレクスI/O・ペリフェラル端子 IP1 (General)
25VFB1I/OマルチプレクスI/O・ペリフェラル端子 VFB1 (General)
26VCOMP1I/OマルチプレクスI/O・ペリフェラル端子 VCOMP1 (General)
27CCOMP1I/OマルチプレクスI/O・ペリフェラル端子 CCOMP1 (General)
28ISP1I/OマルチプレクスI/O・ペリフェラル端子 ISP1 (General)
29ISN1I/OマルチプレクスI/O・ペリフェラル端子 ISN1 (General)
30GPB6/AN7/TX/CKI/OマルチプレクスI/O・ペリフェラル端子 GPB6/AN7/TX/CK (General)
31GPB1/AN4/RX/DTI/OマルチプレクスI/O・ペリフェラル端子 GPB1/AN4/RX/DT (General)
32GPB5/AN6/ICSPCLKI/OマルチプレクスI/O・ペリフェラル端子 GPB5/AN6/ICSPCLK (General)
33EPADGND露出サーマルパッド・グラウンド (EPAD)
PIN 1 GPA0/AN0/TS_OUT1
I/O
マルチプレクスI/O・ペリフェラル端子 GPA0/AN0/TS_OUT1 (General)
設計上の注意点: Signal terminal GPA0/AN0/TS_OUT1 (I/O, 4.5V-42V domain). Multiplexed alternate functions: GPA0/AN0/TS_OUT1. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 21 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: MCP19215T-E/S8 (MICROCHIP · QFN-32-EP(5x5))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
MCP19215T-E/S8 (QFN-32-EP(5x5)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
MCP19215T-E/S8 (QFN-32-EP(5x5)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (33ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
MCP19215T-E/S8 (QFN-32-EP(5x5)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
MCP19215T-E/S8 (QFN-32-EP(5x5)) - 4. パッケージ外形寸法図 (D×E×A)
QFN-32-EP(5x5) · 5.00×5.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
MCP19215T-E/S8 (QFN-32-EP(5x5)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (33 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
MCP19215T-E/S8 (QFN-32-EP(5x5)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (21 点 · 1/2 ページ)
MCP19215 シリーズの切り抜きなし原本図面 21 点中 1–12 点目を表示
P1 · p01_fig01377×200px
MCP19215T-E/S8 (QFN-32-EP(5x5)) — Digitally Enhanced Power Analog, Dual Channel, Low-Side PWM
Digitally Enhanced Power Analog, Dual Channel, Low-Side PWM
P162 · p162_fig01872×966px
MCP19215T-E/S8 (QFN-32-EP(5x5)) — FIGURE 27-2: MSSP BLOCK DIAGRAM (I2C SLAVE MODE)
FIGURE 27-2: MSSP BLOCK DIAGRAM (I2C SLAVE MODE)
P162 · p162_fig02867×529px
MCP19215T-E/S8 (QFN-32-EP(5x5)) — FIGURE 27-3: I2C MASTER/ SLAVE CONNECTION
FIGURE 27-3: I2C MASTER/ SLAVE CONNECTION
P215 · p215_fig01867×671px
MCP19215T-E/S8 (QFN-32-EP(5x5)) — FIGURE 29-1: ANALOG PWM CONTROLLER AND THE ASSOCIATED CONTROL REGISTERS
FIGURE 29-1: ANALOG PWM CONTROLLER AND THE ASSOCIATED CONTROL REGISTERS
P215 · p215_fig021777×736px
MCP19215T-E/S8 (QFN-32-EP(5x5)) — FIGURE 29-1: ANALOG PWM CONTROLLER AND THE ASSOCIATED CONTROL REGISTERS
FIGURE 29-1: ANALOG PWM CONTROLLER AND THE ASSOCIATED CONTROL REGISTERS
P229 · p229_fig011644×893px
MCP19215T-E/S8 (QFN-32-EP(5x5)) — FIGURE 31-1: CAPTURE MODE OPERATION BLOCK DIAGRAM
FIGURE 31-1: CAPTURE MODE OPERATION BLOCK DIAGRAM
P230 · p230_fig011705×958px
MCP19215T-E/S8 (QFN-32-EP(5x5)) — FIGURE 31-2: COMPARE MODE OPERATION BLOCK DIAGRAM
FIGURE 31-2: COMPARE MODE OPERATION BLOCK DIAGRAM
P230 · p230_fig021621×391px
MCP19215T-E/S8 (QFN-32-EP(5x5)) — Note: The Special Event Trigger from the CCD module will not set the interrupt flag bit TMR1IF (bit 0 in the PIR1 register).
Note: The Special Event Trigger from the CCD module will not set the interrupt flag bit TMR1IF (bit 0 in the PIR1 register).
P234 · p234_fig011447×960px
MCP19215T-E/S8 (QFN-32-EP(5x5)) — FIGURE 32-3: TYPICAL CONNECTION FOR ICSP™ PROGRAMMING
FIGURE 32-3: TYPICAL CONNECTION FOR ICSP™ PROGRAMMING
P234 · p234_fig01P234
MCP19215T-E/S8 (QFN-32-EP(5x5)) — Datasheet Page 234 (p234_fig01)
Datasheet Page 234 (p234_fig01)
P239 · p239_fig031652×1263px
MCP19215T-E/S8 (QFN-32-EP(5x5)) — Note: In the event the full Microchip part number cannot be marked on one line, it will be carried over to the next line, thus limiting the number of available characters for customer-specific information. | 3 e | 3 e | Example 32-Lead QFN
Note: In the event the full Microchip part number cannot be marked on one line, it will be carried over to the next line, thus limiting the number of available characters for customer-specific information. | 3 e | 3 e | Example 32-Lead QFN
P239 · p239_fig04544×382px
MCP19215T-E/S8 (QFN-32-EP(5x5)) — Example 32-Lead QFN (5x5 mm) (MCP19215 only)
Example 32-Lead QFN (5x5 mm) (MCP19215 only)
1 / 2 ページ (21 点の抽出図面)

電気仕様 & 部品詳細スペック (MCP19215T-E/S8)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:MCP19215T-E/S8 (QFN-32-EP(5x5)) は 32 ピンの標準電子部品・コネクタで、パッケージ外形は 5.00 × 5.00 × 0.90 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 4.5V-42V、動作温度範囲 40°C to +125°C、I2C, ADC, DAC, PWM インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
4.5V-42V
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
40°C to +125°C
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
31.25 kHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
10 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
5.00 × 5.00 × 0.90 mm (A1=0.03 mm)
パッケージ系列: QFN (QFN-32-EP(5x5))
ピン数・リードピッチN / e
32 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
I2C, ADC, DAC, PWM
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル33 ピン自動バス分類
OK
IPC-7351B フットプリント33 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口EPAD 3.80×3.80mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (QFN-32-EP(5x5))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
5.00 × 5.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.90mm · e=0.50mm
パッド寸法 (W × L)Level B
0.30 × 0.80 mm
ピン数 / 総パッド数Topology
33P / 33Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
Per application circuit
QFN-32-EP(5x5)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — MCP19215T-E/S8 (QFN-32-EP(5x5))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

MCP19215T-E/S8 (QFN-32-EP(5x5)) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 MCP19215T-E/S8 (QFN-32-EP(5x5) パッケージ) は全 33 ピン構成で、ピンピッチは 0.50 mm、動作電源電圧範囲 VCC は 4.5V-42V です。主なピン：1 (GPA0/AN0/TS_OUT1: マルチプレクスI/O・ペリフェラル端子 GPA0/AN0/TS_OUT1 (General)), 2 (GPA1/AN1: マルチプレクスI/O・ペリフェラル端子 GPA1/AN1 (General)), 3 (GPA2/AN2/T0CKI/INT: マルチプレクスI/O・ペリフェラル端子 GPA2/AN2/T0CKI/INT (General)), 4 (GPB4/AN5/ICSPDAT: マルチプレクスI/O・ペリフェラル端子 GPB4/AN5/ICSPDAT (General)), 5 (GPA3/AN3/TS_OUT2: マルチプレクスI/O・ペリフェラル端子 GPA3/AN3/TS_OUT2 (General)), 6 (GPA7/SCL: マルチプレクスI/O・ペリフェラル端子 GPA7/SCL (I2C))。

MCP19215T-E/S8 の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、MCP19215T-E/S8 (QFN-32-EP(5x5)) の本体外形は 5.00 × 5.00 mm、ピッチ e = 0.50 mm、合計 33 パッドで構成されています（中央放熱パッド EPAD 3.80 × 3.80 mm、IPC-7525 60% 開口ペーストマスク付き）。

MCP19215T-E/S8 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの MCP19215T-E/S8 (MICROCHIP, QFN-32-EP(5x5)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (33 ピン) & MCP19215 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1GPA0/AN0/TS_OUT1Digital_IO信号端子 GPA0/AN0/TS_OUT1（方向: I/O、電圧域: 4.5V-42V）。多重化オルタネート機能: GPA0/AN0/TS_OUT1。対応バス/インターフェース: General。
2GPA1/AN1Digital_IO信号端子 GPA1/AN1（方向: I/O、電圧域: 4.5V-42V）。多重化オルタネート機能: GPA1/AN1。対応バス/インターフェース: General。
3GPA2/AN2/T0CKI/INTDigital_IO信号端子 GPA2/AN2/T0CKI/INT（方向: I/O、電圧域: 4.5V-42V）。多重化オルタネート機能: GPA2/AN2/T0CKI/INT。対応バス/インターフェース: General。
4GPB4/AN5/ICSPDATDigital_IO信号端子 GPB4/AN5/ICSPDAT（方向: I/O、電圧域: 4.5V-42V）。多重化オルタネート機能: GPB4/AN5/ICSPDAT。対応バス/インターフェース: General。
5GPA3/AN3/TS_OUT2Digital_IO信号端子 GPA3/AN3/TS_OUT2（方向: I/O、電圧域: 4.5V-42V）。多重化オルタネート機能: GPA3/AN3/TS_OUT2。対応バス/インターフェース: General。
6GPA7/SCLDigital_IO信号端子 GPA7/SCL（方向: I/O、電圧域: 4.5V-42V）。多重化オルタネート機能: GPA7/SCL。対応バス/インターフェース: I2C。
7GPB0/SDADigital_IO信号端子 GPB0/SDA（方向: I/O、電圧域: 4.5V-42V）。多重化オルタネート機能: GPB0/SDA。対応バス/インターフェース: I2C。
8GPA5/MCLRDigital_IO信号端子 GPA5/MCLR（方向: I/O、電圧域: 4.5V-42V）。多重化オルタネート機能: GPA5/MCLR。対応バス/インターフェース: General。
9GPB7/CCD2Digital_IO信号端子 GPB7/CCD2（方向: I/O、電圧域: 4.5V-42V）。多重化オルタネート機能: GPB7/CCD2。対応バス/インターフェース: General。
10GPA6/CCD1Digital_IO信号端子 GPA6/CCD1（方向: I/O、電圧域: 4.5V-42V）。多重化オルタネート機能: GPA6/CCD1。対応バス/インターフェース: General。
11AGND/DGNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (AGND/DGND) です。
12ISN2Digital_IO信号端子 ISN2（方向: I/O、電圧域: 4.5V-42V）。多重化オルタネート機能: ISN2。対応バス/インターフェース: General。
13ISP2Digital_IO信号端子 ISP2（方向: I/O、電圧域: 4.5V-42V）。多重化オルタネート機能: ISP2。対応バス/インターフェース: General。
14CCOMP2Digital_IO信号端子 CCOMP2（方向: I/O、電圧域: 4.5V-42V）。多重化オルタネート機能: CCOMP2。対応バス/インターフェース: General。
15VCOMP2Digital_IO信号端子 VCOMP2（方向: I/O、電圧域: 4.5V-42V）。多重化オルタネート機能: VCOMP2。対応バス/インターフェース: General。
16VFB2Digital_IO信号端子 VFB2（方向: I/O、電圧域: 4.5V-42V）。多重化オルタネート機能: VFB2。対応バス/インターフェース: General。
17IP2Digital_IO信号端子 IP2（方向: I/O、電圧域: 4.5V-42V）。多重化オルタネート機能: IP2。対応バス/インターフェース: General。
18PDRV2Digital_IO信号端子 PDRV2（方向: I/O、電圧域: 4.5V-42V）。多重化オルタネート機能: PDRV2。対応バス/インターフェース: General。
19PGNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (PGND) です。
20PDRV1Digital_IO信号端子 PDRV1（方向: I/O、電圧域: 4.5V-42V）。多重化オルタネート機能: PDRV1。対応バス/インターフェース: General。
21VDRDigital_IO信号端子 VDR（方向: I/O、電圧域: 4.5V-42V）。多重化オルタネート機能: VDR。対応バス/インターフェース: General。
22VDDPower_In4.5V-42V 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 42.0V) です。
23VINPower_In4.5V-42V 電源ドメインで動作する正電源入力端子 (VIN、最大定格: 42.0V) です。
24IP1Digital_IO信号端子 IP1（方向: I/O、電圧域: 4.5V-42V）。多重化オルタネート機能: IP1。対応バス/インターフェース: General。
25VFB1Digital_IO信号端子 VFB1（方向: I/O、電圧域: 4.5V-42V）。多重化オルタネート機能: VFB1。対応バス/インターフェース: General。
26VCOMP1Digital_IO信号端子 VCOMP1（方向: I/O、電圧域: 4.5V-42V）。多重化オルタネート機能: VCOMP1。対応バス/インターフェース: General。
27CCOMP1Digital_IO信号端子 CCOMP1（方向: I/O、電圧域: 4.5V-42V）。多重化オルタネート機能: CCOMP1。対応バス/インターフェース: General。
28ISP1Digital_IO信号端子 ISP1（方向: I/O、電圧域: 4.5V-42V）。多重化オルタネート機能: ISP1。対応バス/インターフェース: General。
29ISN1Digital_IO信号端子 ISN1（方向: I/O、電圧域: 4.5V-42V）。多重化オルタネート機能: ISN1。対応バス/インターフェース: General。
30GPB6/AN7/TX/CKDigital_IO信号端子 GPB6/AN7/TX/CK（方向: I/O、電圧域: 4.5V-42V）。多重化オルタネート機能: GPB6/AN7/TX/CK。対応バス/インターフェース: General。
31GPB1/AN4/RX/DTDigital_IO信号端子 GPB1/AN4/RX/DT（方向: I/O、電圧域: 4.5V-42V）。多重化オルタネート機能: GPB1/AN4/RX/DT。対応バス/インターフェース: General。
32GPB5/AN6/ICSPCLKDigital_IO信号端子 GPB5/AN6/ICSPCLK（方向: I/O、電圧域: 4.5V-42V）。多重化オルタネート機能: GPB5/AN6/ICSPCLK。対応バス/インターフェース: General。
33EPADGNDパッケージ底面の露出放熱パッド (EPAD)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。
探索部品パッケージメーカーアップロード