ChipDocs.org
⌘K
2284 器件上传PDF
SG1843J-DESC (SOIC-14) — Symbol, Footprint IPC-7351B & 3D STEP Model

SG1843J-DESC

MICROCHIPID: C1530294SOIC-14 · 14 引脚 · Pitch 1.27mmIPC-7351B Verified5.0 (0)
4D 同步交叉探测模式 (CROSS-PROBE)点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
1. 原理图符号
U1 · SG1843J-DESC (SOIC-14)1COM2NC3VFB4NC5ISENSE6NC7RT/CT14VREF13NC12VCC11VC10OUTPUT9GND8PWR GNDGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.815.210.25.10-5.1-10.2-15.2mm
2. 2D封装焊盘
1234567891011121314E=3.90mm · Pitch e=1.27mmD=8.65mm-5-4-3-2-10123456543210-1-2-3-4-5-6mm
3. 3D实体模型
封装外形: 3.90mm × 8.65mm · 间距 Pitch: 1.27mm · 标尺网格步距: 1.00mm实时同步 <100ms

引脚定义三维联动 (Symbol / 2D / 3D) (14/14)

点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
引脚符号类型功能说明 (ZH)
1COMI/O多功能复用 I/O 与外设引脚 COM (General)
2NCI/O多功能复用 I/O 与外设引脚 NC (General)
3VFBI/O多功能复用 I/O 与外设引脚 VFB (General)
4NCI/O多功能复用 I/O 与外设引脚 NC (General)
5ISENSEI/O多功能复用 I/O 与外设引脚 ISENSE (General)
6NCI/O多功能复用 I/O 与外设引脚 NC (General)
7RT/CTI/O多功能复用 I/O 与外设引脚 RT/CT (General)
8PWR GNDGND电源参考地引脚 (PWR GND)
9GNDGND电源参考地引脚 (GND)
10OUTPUTI/O多功能复用 I/O 与外设引脚 OUTPUT (General)
11VCI/O多功能复用 I/O 与外设引脚 VC (General)
12VCCPower正电源供电引脚 (VCC — 3.3V / 5.0V Standard Logic)
13NCI/O多功能复用 I/O 与外设引脚 NC (General)
14VREFAnalog多功能复用 I/O 与外设引脚 VREF (General)
PIN 1 COM
I/O
多功能复用 I/O 与外设引脚 COM (General)
PCB布线建议: Signal terminal COM (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: COM. Supported peripheral buses: General.
IPC-7351B 焊接密度与跨距 C/G/Z 调整

规格书PDF在线浏览与工程图画廊 (6 标准工程图 + 16 提取细节图)

直接在页面内查阅原厂PDF文档，或点击图纸全屏放大查看细节
在新窗口打开PDF ↗阅读规格书PDF (.pdf)
PDF VIEWER原厂官方芯片数据手册: SG1843J-DESC (MICROCHIP · SOIC-14)
可在下方嵌入阅读器中直接滚动翻页、Ctrl+F 搜索关键词或全屏放大
1. 3D真实封装照片级模型REPRESENTATIVE
SG1843J-DESC (SOIC-14) - 1. 3D真实封装照片级模型
高精度实体渲染放大 ›
2. 标准引脚分布图 (Top View)CLEANROOM PINOUT
SG1843J-DESC (SOIC-14) - 2. 标准引脚分布图 (Top View)
准确封装引脚分布 (14 引脚)放大 ›
3. 原厂规格书引脚图PDF PINOUT
SG1843J-DESC (SOIC-14) - 3. 原厂规格书引脚图
无损原始引脚图放大 ›
4. 封装机械外形图 (D×E×A)PACKAGE DIMENSIONS
SG1843J-DESC (SOIC-14) - 4. 封装机械外形图 (D×E×A)
SOIC-14 · 3.90×8.65mm · 节距 1.27mm放大 ›
5. 推荐PCB焊盘图LAND PATTERN
SG1843J-DESC (SOIC-14) - 5. 推荐PCB焊盘图
IPC-7351B 焊盘 (14 Pads)放大 ›
6. 典型应用原理图SCHEMATIC
SG1843J-DESC (SOIC-14) - 6. 典型应用原理图
Typical Application Schematic放大 ›
Datasheet 原始引脚图与技术图纸库 (16 张图纸 · 第 1/2 页)
显示第 1–12 张，共 16 张完整原图 (来自 SG1843 系列)
P13 · p13_fig01精确匹配封装
SG1843J-DESC (SOIC-14) — Figure 17 · Current Sense Spike Suppression
Figure 17 · Current Sense Spike Suppression
P22 · p22_fig01精确匹配封装
SG1843J-DESC (SOIC-14) — Figure 5 · N 14-Pin PDIP Package Dimensions
Figure 5 · N 14-Pin PDIP Package Dimensions
P22 · p22_fig02精确匹配封装
SG1843J-DESC (SOIC-14) — Figure 5 · N 14-Pin PDIP Package Dimensions
Figure 5 · N 14-Pin PDIP Package Dimensions
P1 · p01_fig011865×1211px
SG1843J-DESC (SOIC-14) — Current Mode PWM Controller
Current Mode PWM Controller
P1 · p01_fig021049×808px
SG1843J-DESC (SOIC-14) — Figure 1 · Product Highlight
Figure 1 · Product Highlight
P11 · p11_fig01909×849px
SG1843J-DESC (SOIC-14) — Figure 15 · Oscillator Timing Circuit
Figure 15 · Oscillator Timing Circuit
P13 · p13_fig02713×877px
SG1843J-DESC (SOIC-14) — Figure 18 · MOSFET Parasitic Oscillations
Figure 18 · MOSFET Parasitic Oscillations
P13 · p13_fig01P13
SG1843J-DESC (SOIC-14) — Datasheet Page 13 (p13_fig01)
Datasheet Page 13 (p13_fig01)
P15 · p15_fig011117×808px
SG1843J-DESC (SOIC-14) — Figure 21 · Adjustable Buffered Reduction of Clamp Level with Softstart Where, VCS=1.67 ൬ R1 R1+R2൰ and VC.S.MAX = 1V (Typ.)
Figure 21 · Adjustable Buffered Reduction of Clamp Level with Softstart Where, VCS=1.67 ൬ R1 R1+R2൰ and VC.S.MAX = 1V (Typ.)
P15 · p15_fig021022×891px
SG1843J-DESC (SOIC-14) — Figure 22 · External Duty Cycle Clamp and Multi-Unit Synchronization
Figure 22 · External Duty Cycle Clamp and Multi-Unit Synchronization
P21 · p21_fig011804×782px
SG1843J-DESC (SOIC-14) — Package Outline Dimensions
Package Outline Dimensions
P22 · p22_fig02P22
SG1843J-DESC (SOIC-14) — Datasheet Page 22 (p22_fig02)
Datasheet Page 22 (p22_fig02)
第 1 / 2 页 (共 16 张提取图纸)

电气参数与元器件规格详情 (SG1843J-DESC)

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口 (ZH)
标准电子与连接器元件
详细概述:SG1843J-DESC (SOIC-14) 是一款 14 引脚的标准电子与连接器元件，机械封装尺寸为 8.65 × 3.90 × 1.75 mm（引脚间距 e = 1.27 mm）。工作电压范围 1.8V ~ 5.5V (Theo Datasheet)，工作温度 -55°C to 125°C，内置 PWM 通信接口。
工作电源电压范围V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
请在电源引脚 2mm 内布置 100nF + 10µF X7R 去耦电容
工作环境温度范围T_A
-55°C to 125°C
工业级温度规范；最高结温 T_J(max) = +125°C
时钟与射频工作频率f_CLK / f_RF
500kHz
源自数据手册电气参数表
额定电流与功耗参数I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
请严格遵守单引脚最大电流限制
机械封装外廓尺寸D × E × A
8.65 × 3.90 × 1.75 mm (A1=0.17 mm)
封装类型：SOIC (SOIC-14)
引脚总数与中心间距N / e
14 Pins | Pitch e = 1.27 mm (50.0 mil)
基于 IPC-7351B 中心距 C 数学归一化
内置外设与总线接口Buses
PWM
与原理图符号、2D 焊盘及 3D 模型四向同步
回流焊与潮敏等级规范IPC / MSL
IPC-7351B Level B | J-STD-020 (峰值 260°C) | MSL-3
底部散热焊盘采用 60% 网格钢网开窗防气泡
工程安全警示: SMT 贴片前请核对丝印层第 1 引脚斜角标识。
工程安全警示: 底部散热焊盘需通过 Ø0.3mm 散热过孔阵列连接至内层完整 GND 铜皮。

5项工业标准验证

导出文件前自动执行几何与电气校验
5/5 全部通过
IEEE-315 原理图符号14 个引脚自动按总线分组
OK
IPC-7351B 封装焊盘14 个焊盘 · 节距 1.27mm
OK
IPC-7525 60% 钢网开窗回流焊 1:1 标准
OK
DFM 可制造性规则 (JLCPCB / PCBWay)焊盘最小间距: 0.25mm
OK
3D STEP AP214 & GLB原点完全对齐 (0,0,0)
OK

实物验证与工程师技术评价

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口
5.00 PCB Verified

机械外形尺寸与焊盘 (Land Pattern) (SOIC-14)

由芯片数据手册提取并按 IPC-7351B 规范化
mm
封装本体尺寸 (D × E)Nominal
8.65 × 3.90 mm
封装高度 (A) 与引脚间距 (e)IPC-7351B
A=1.75mm · e=1.27mm
焊盘尺寸 (W × L)Level B
0.60 × 1.55 mm
引脚数 / 总焊盘数Topology
14P / 14Pad (DUAL_ROW)

推荐外围 BOM 器件与原位替代料号 (Drop-in)

标准应用电路伴随无源器件及引脚 1:1 兼容替代型号
DFM READY
位号 / 替代型号参数值 / 封装电路作用与 PCB 布局规则 (Layout Rule)
N/A
BOM
按应用电路选取
SOIC-14
按额定负载电流计算走线宽度，并遵循 IPC-2221 电气间隙规范。

工程技术常见问题 (FAQ) — SG1843J-DESC (SOIC-14)

关于引脚定义、IPC-7351B 焊盘尺寸及 CAD 格式导出的快速解答
IPC-7351B / IEEE-315

SG1843J-DESC (SOIC-14) 的引脚排列 (Pinout) 与供电电压参数是什么？

MICROCHIP 生产的 SG1843J-DESC 采用 SOIC-14 封装，共 14 脚，引脚间距 1.27 mm。主要引脚包括：1 (COM: 多功能复用 I/O 与外设引脚 COM (General)), 2 (NC: 多功能复用 I/O 与外设引脚 NC (General)), 3 (VFB: 多功能复用 I/O 与外设引脚 VFB (General)), 4 (NC: 多功能复用 I/O 与外设引脚 NC (General)), 5 (ISENSE: 多功能复用 I/O 与外设引脚 ISENSE (General)), 6 (NC: 多功能复用 I/O 与外设引脚 NC (General))。

SG1843J-DESC 的 IPC-7351B 标准 PCB 封装焊盘尺寸是多少？

依据数据手册机械尺寸及 IPC-7351B Level B (中等密度) 规范，SG1843J-DESC (SOIC-14) 本体轮廓为 3.90 × 8.65 mm，引脚间距 e = 1.27 mm，共计 14 个铜箔焊盘。

哪里可以下载 SG1843J-DESC 的 KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr) 与 3D STEP 模型？

您可以在本页面免费下载基于 CERN-OHL-P-2.0 开源硬件协议且通过几何校验的 SG1843J-DESC (MICROCHIP, SOIC-14) 完整 CAD 库，包含 KiCad 8 封装、原理图符号、Fusion 360 / Eagle (.lbr) 以及 3D STEP AP214 / WebGL GLB 模型。

静态索引附录：引脚分配表 (14 脚) 与 SG1843 系列同族变体展开静态数据表
引脚编号 (Pin #)信号名称 (Signal Name)电气类型 (Type)功能说明与 PCB 设计建议
1COMDigital_IO信号引脚 COM（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：COM。支持总线接口：General。
2NCNC信号引脚 NC（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：NC。支持总线接口：General。
3VFBDigital_IO信号引脚 VFB（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：VFB。支持总线接口：General。
4NCNC信号引脚 NC（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：NC。支持总线接口：General。
5ISENSEDigital_IO信号引脚 ISENSE（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：ISENSE。支持总线接口：General。
6NCNC信号引脚 NC（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：NC。支持总线接口：General。
7RT/CTDigital_IO信号引脚 RT/CT（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：RT/CT。支持总线接口：General。
8PWR GNDGND0V 接地回路引脚 (PWR GND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
9GNDGND0V 接地回路引脚 (GND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
10OUTPUTDigital_IO信号引脚 OUTPUT（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：OUTPUT。支持总线接口：General。
11VCDigital_IO信号引脚 VC（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：VC。支持总线接口：General。
12VCCPower_In主供电输入引脚 (VCC)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
13NCNC信号引脚 NC（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：NC。支持总线接口：General。
14VREFAnalog信号引脚 VREF（方向：Analog，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：VREF。支持总线接口：General。
探索器件库封装厂商上传