SG1843J-DESC (SOIC-14) — Symbol, Footprint IPC-7351B & 3D STEP Model

SG1843J-DESC

MICROCHIPID: C1530294SOIC-14 · 14 핀 · Pitch 1.27mmIPC-7351B Verified5.0 (0)
4D 동기화 크로스 프로브 모드 (CROSS-PROBE)핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
1. 회로도 심볼
U1 · SG1843J-DESC (SOIC-14)1COM2NC3VFB4NC5ISENSE6NC7RT/CT14VREF13NC12VCC11VC10OUTPUT9GND8PWR GNDGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.815.210.25.10-5.1-10.2-15.2mm
2. 2D 풋프린트
1234567891011121314E=3.90mm · Pitch e=1.27mmD=8.65mm-5-4-3-2-10123456543210-1-2-3-4-5-6mm
3. 3D CAD 모델
패키지 외형: 3.90mm × 8.65mm · 피치: 1.27mm · 눈금자 간격: 1.00mm동기화 <100ms

동기화된 핀아웃 (Symbol / 2D / 3D) (14/14)

핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
핀기호유형기능 설명 (KO)
1COMI/O다중화 I/O 및 주변장치 핀 COM (General)
2NCI/O다중화 I/O 및 주변장치 핀 NC (General)
3VFBI/O다중화 I/O 및 주변장치 핀 VFB (General)
4NCI/O다중화 I/O 및 주변장치 핀 NC (General)
5ISENSEI/O다중화 I/O 및 주변장치 핀 ISENSE (General)
6NCI/O다중화 I/O 및 주변장치 핀 NC (General)
7RT/CTI/O다중화 I/O 및 주변장치 핀 RT/CT (General)
8PWR GNDGND접지 기준 핀 (PWR GND)
9GNDGND접지 기준 핀 (GND)
10OUTPUTI/O다중화 I/O 및 주변장치 핀 OUTPUT (General)
11VCI/O다중화 I/O 및 주변장치 핀 VC (General)
12VCCPower전원 공급 입력 핀 (VCC — 3.3V / 5.0V Standard Logic)
13NCI/O다중화 I/O 및 주변장치 핀 NC (General)
14VREFAnalog다중화 I/O 및 주변장치 핀 VREF (General)
PIN 1 COM
I/O
다중화 I/O 및 주변장치 핀 COM (General)
설계 권장 사항: Signal terminal COM (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: COM. Supported peripheral buses: General.
IPC-7351B 솔더 밀도 및 스팬 C/G/Z 설정

데이터시트 PDF 직접 보기 & 기술 도면 갤러리 (6 표준 도면 + 16 추출 도면)

원본 PDF 문서를 직접 보거나 도면을 클릭하여 전체 화면으로 확대하세요
새 창에서 PDF 열기 ↗PDF 데이터시트 읽기 (.pdf)
PDF VIEWER공식 제조사 데이터시트: SG1843J-DESC (MICROCHIP · SOIC-14)
아래 임베디드 PDF 뷰어 내에서 스크롤, 검색(Ctrl+F) 및 확대 가능
1. 실제 3D 패키지 모델REPRESENTATIVE
SG1843J-DESC (SOIC-14) - 1. 실제 3D 패키지 모델
정밀 3D 솔리드 바디확대 ›
2. 표준 핀아웃 (상면도)CLEANROOM PINOUT
SG1843J-DESC (SOIC-14) - 2. 표준 핀아웃 (상면도)
정규 패키지 핀 배치 (14 핀)확대 ›
3. 원본 데이터시트 핀아웃PDF PINOUT
SG1843J-DESC (SOIC-14) - 3. 원본 데이터시트 핀아웃
자르지 않은 원본 핀 다이어그램확대 ›
4. 패키지 외형 치수 (D×E×A)PACKAGE DIMENSIONS
SG1843J-DESC (SOIC-14) - 4. 패키지 외형 치수 (D×E×A)
SOIC-14 · 3.90×8.65mm · 피치 1.27mm확대 ›
5. 권장 PCB 풋프린트LAND PATTERN
SG1843J-DESC (SOIC-14) - 5. 권장 PCB 풋프린트
IPC-7351B 랜드 패턴 (14 Pads)확대 ›
6. 응용 회로도SCHEMATIC
SG1843J-DESC (SOIC-14) - 6. 응용 회로도
Typical Application Schematic확대 ›
원본 PDF 데이터시트 핀아웃 및 기술 도면 라이브러리 (16개 도면 · 1/2 페이지)
SG1843 제품군의 원본 도면 16개 중 1–12번째 표시 중
P13 · p13_fig01정확한 패키지 일치
SG1843J-DESC (SOIC-14) — Figure 17 · Current Sense Spike Suppression
Figure 17 · Current Sense Spike Suppression
P22 · p22_fig01정확한 패키지 일치
SG1843J-DESC (SOIC-14) — Figure 5 · N 14-Pin PDIP Package Dimensions
Figure 5 · N 14-Pin PDIP Package Dimensions
P22 · p22_fig02정확한 패키지 일치
SG1843J-DESC (SOIC-14) — Figure 5 · N 14-Pin PDIP Package Dimensions
Figure 5 · N 14-Pin PDIP Package Dimensions
P1 · p01_fig011865×1211px
SG1843J-DESC (SOIC-14) — Current Mode PWM Controller
Current Mode PWM Controller
P1 · p01_fig021049×808px
SG1843J-DESC (SOIC-14) — Figure 1 · Product Highlight
Figure 1 · Product Highlight
P11 · p11_fig01909×849px
SG1843J-DESC (SOIC-14) — Figure 15 · Oscillator Timing Circuit
Figure 15 · Oscillator Timing Circuit
P13 · p13_fig02713×877px
SG1843J-DESC (SOIC-14) — Figure 18 · MOSFET Parasitic Oscillations
Figure 18 · MOSFET Parasitic Oscillations
P13 · p13_fig01P13
SG1843J-DESC (SOIC-14) — Datasheet Page 13 (p13_fig01)
Datasheet Page 13 (p13_fig01)
P15 · p15_fig011117×808px
SG1843J-DESC (SOIC-14) — Figure 21 · Adjustable Buffered Reduction of Clamp Level with Softstart Where, VCS=1.67 ൬ R1 R1+R2൰ and VC.S.MAX = 1V (Typ.)
Figure 21 · Adjustable Buffered Reduction of Clamp Level with Softstart Where, VCS=1.67 ൬ R1 R1+R2൰ and VC.S.MAX = 1V (Typ.)
P15 · p15_fig021022×891px
SG1843J-DESC (SOIC-14) — Figure 22 · External Duty Cycle Clamp and Multi-Unit Synchronization
Figure 22 · External Duty Cycle Clamp and Multi-Unit Synchronization
P21 · p21_fig011804×782px
SG1843J-DESC (SOIC-14) — Package Outline Dimensions
Package Outline Dimensions
P22 · p22_fig02P22
SG1843J-DESC (SOIC-14) — Datasheet Page 22 (p22_fig02)
Datasheet Page 22 (p22_fig02)
1 / 2 페이지 (총 16개 추출 도면)

전기적 사양 & 상세 부품 사양 (SG1843J-DESC)

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스 (KO)
표준 전자 부품 및 커넥터
상세 개요:SG1843J-DESC (SOIC-14) 부품은 14핀 표준 전자 부품 및 커넥터로, 패키지 외형 치수는 8.65 × 3.90 × 1.75 mm (핀 피치 e = 1.27 mm)입니다. 동작 전압 1.8V ~ 5.5V (Theo Datasheet), 동작 온도 -55°C to 125°C 및 PWM 인터페이스를 지원합니다.
동작 전원 전압 범위V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
전원 핀 2mm 이내에 100nF + 10µF X7R 디커플링 커패시터 배치
동작 주위 온도 범위T_A
-55°C to 125°C
산업용 등급; 최대 접합 온도 T_J(max) = +125°C
클럭 및 동작 주파수f_CLK / f_RF
500kHz
PDF 데이터시트 사양표에서 추출됨
정격 전류 및 소비 전력I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
핀당 최대 허용 전류 제한 준수
패키지 외형 치수 (D × E × A)D × E × A
8.65 × 3.90 × 1.75 mm (A1=0.17 mm)
패키지 패밀리: SOIC (SOIC-14)
핀 수 및 리드 피치N / e
14 Pins | Pitch e = 1.27 mm (50.0 mil)
IPC-7351B 중심간 거리 (Span C) 정규화
내장 주변장치 인터페이스Buses
PWM
회로도 심볼·2D 풋프린트·3D 모델 4방향 동기화
리플로우 및 습기 민감도IPC / MSL
IPC-7351B Level B | J-STD-020 (최대 260°C) | MSL-3
방열 패드(EPAD) 60% 분할 스텐실 개구 적용
엔지니어링 안전 경고: SMT 실장 전 실크스크린 1번 핀 챔퍼 방향을 반드시 확인하십시오.
엔지니어링 안전 경고: 방열 패드는 Ø0.3mm 써멀 비아 그리드를 통해 내층 GND 플레인에 연결하십시오.

5개 산업 표준 검증

파일 내보내기 전 자동 기하학/전기적 검증
5/5 전체 통과
IEEE-315 심볼14 개 핀 자동 버스 그룹화
OK
IPC-7351B 풋프린트14 개 패드 · 피치 1.27mm
OK
IPC-7525 60% 솔더 페이스트 개구율리플로우 1:1 표준
OK
DFM 제조 규칙 (JLCPCB / PCBWay)최소 패드 간격: 0.25mm
OK
3D STEP AP214 & GLB좌표 원점 일치 (0,0,0)
OK

실물 하드웨어 검증 & 기술 리뷰

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스
5.00 PCB Verified

기계적 치수 및 랜드 패턴 (SOIC-14)

데이터시트에서 추출 및 IPC-7351B 표준화 완료
mm
패키지 본체 (D × E)Nominal
8.65 × 3.90 mm
높이 (A) & 피치 (e)IPC-7351B
A=1.75mm · e=1.27mm
패드 크기 (W × L)Level B
0.60 × 1.55 mm
핀 수 / 총 패드 수Topology
14P / 14Pad (DUAL_ROW)

권장 주변 부품 BOM 및 핀 호환 대체품 (Drop-in)

표준 응용 회로용 수동 부품 및 1:1 핀 호환 대체 부품 목록
DFM READY
부품 기호 / 대체 품번값 / 패키지역할 및 PCB 배치 규칙 (Layout Rule)
N/A
BOM
응용 회로 기준
SOIC-14
정격 부하 전류에 맞는 배선 폭을 확보하고 IPC-2221 전기적 절연 간격을 준수하세요.

기술 자주 묻는 질문 (FAQ) — SG1843J-DESC (SOIC-14)

핀아웃, IPC-7351B 랜드 패턴 치수 및 CAD 내보내기 포맷 빠른 안내
IPC-7351B / IEEE-315

SG1843J-DESC (SOIC-14)의 핀아웃(Pinout) 및 전원 전압 사양은 어떻게 되나요?

MICROCHIP에서 제조한 SG1843J-DESC(SOIC-14 패키지)은 핀 피치 1.27 mm의 14핀 소자입니다. 주요 핀 구성: 1 (COM: 다중화 I/O 및 주변장치 핀 COM (General)), 2 (NC: 다중화 I/O 및 주변장치 핀 NC (General)), 3 (VFB: 다중화 I/O 및 주변장치 핀 VFB (General)), 4 (NC: 다중화 I/O 및 주변장치 핀 NC (General)), 5 (ISENSE: 다중화 I/O 및 주변장치 핀 ISENSE (General)), 6 (NC: 다중화 I/O 및 주변장치 핀 NC (General)).

SG1843J-DESC의 IPC-7351B 표준 PCB 풋프린트 규격 치수는 얼마인가요?

데이터시트 기계 도면 및 IPC-7351B Level B(표준 밀도)에 따라 SG1843J-DESC(SOIC-14) 본체 크기는 3.90 × 8.65 mm, 피치 e = 1.27 mm이며 총 14개의 구리 패드로 구성됩니다.

SG1843J-DESC용 KiCad(.kicad_mod, .kicad_sym), Fusion 360(.lbr) 및 3D STEP 모델은 어디서 다운로드할 수 있나요?

이 페이지에서 CERN-OHL-P-2.0 오픈 하드웨어 라이선스에 따라 검증된 SG1843J-DESC(MICROCHIP, SOIC-14)의 KiCad 8 풋프린트 및 기호, Autodesk Fusion 360 / Eagle(.lbr), 3D STEP AP214 & WebGL GLB 패키지를 무료로 즉시 다운로드할 수 있습니다.

정적 참조 부록: 핀아웃 테이블 (14 핀) 및 SG1843 제품군 변형정적 표 펼치기
핀 번호 (Pin #)신호명 (Signal Name)전기적 유형 (Type)기능 설명 및 회로 설계 유의사항
1COMDigital_IO신호 단자 COM (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): COM. 지원 버스 프로토콜: General.
2NCNC신호 단자 NC (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): NC. 지원 버스 프로토콜: General.
3VFBDigital_IO신호 단자 VFB (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): VFB. 지원 버스 프로토콜: General.
4NCNC신호 단자 NC (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): NC. 지원 버스 프로토콜: General.
5ISENSEDigital_IO신호 단자 ISENSE (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): ISENSE. 지원 버스 프로토콜: General.
6NCNC신호 단자 NC (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): NC. 지원 버스 프로토콜: General.
7RT/CTDigital_IO신호 단자 RT/CT (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RT/CT. 지원 버스 프로토콜: General.
8PWR GNDGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (PWR GND)입니다.
9GNDGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (GND)입니다.
10OUTPUTDigital_IO신호 단자 OUTPUT (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): OUTPUT. 지원 버스 프로토콜: General.
11VCDigital_IO신호 단자 VC (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): VC. 지원 버스 프로토콜: General.
12VCCPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VCC, 최대 정격: 5.5V)입니다.
13NCNC신호 단자 NC (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): NC. 지원 버스 프로토콜: General.
14VREFAnalog신호 단자 VREF (방향: Analog, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): VREF. 지원 버스 프로토콜: General.