ChipDocs.org
⌘K
2284 部品PDFアップロード
SG1843J-DESC (SOIC-14) — Symbol, Footprint IPC-7351B & 3D STEP Model

SG1843J-DESC

MICROCHIPID: C1530294SOIC-14 · 14 ピン · Pitch 1.27mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · SG1843J-DESC (SOIC-14)1COM2NC3VFB4NC5ISENSE6NC7RT/CT14VREF13NC12VCC11VC10OUTPUT9GND8PWR GNDGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.815.210.25.10-5.1-10.2-15.2mm
2. 2Dフットプリント
1234567891011121314E=3.90mm · Pitch e=1.27mmD=8.65mm-5-4-3-2-10123456543210-1-2-3-4-5-6mm
3. 3Dモデル
パッケージ外形: 3.90mm × 8.65mm · ピッチ: 1.27mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (14/14)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1COMI/OマルチプレクスI/O・ペリフェラル端子 COM (General)
2NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
3VFBI/OマルチプレクスI/O・ペリフェラル端子 VFB (General)
4NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
5ISENSEI/OマルチプレクスI/O・ペリフェラル端子 ISENSE (General)
6NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
7RT/CTI/OマルチプレクスI/O・ペリフェラル端子 RT/CT (General)
8PWR GNDGNDグラウンド基準端子 (PWR GND)
9GNDGNDグラウンド基準端子 (GND)
10OUTPUTI/OマルチプレクスI/O・ペリフェラル端子 OUTPUT (General)
11VCI/OマルチプレクスI/O・ペリフェラル端子 VC (General)
12VCCPower電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
13NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
14VREFAnalogマルチプレクスI/O・ペリフェラル端子 VREF (General)
PIN 1 COM
I/O
マルチプレクスI/O・ペリフェラル端子 COM (General)
設計上の注意点: Signal terminal COM (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: COM. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 16 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: SG1843J-DESC (MICROCHIP · SOIC-14)
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
SG1843J-DESC (SOIC-14) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
SG1843J-DESC (SOIC-14) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (14ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
SG1843J-DESC (SOIC-14) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
SG1843J-DESC (SOIC-14) - 4. パッケージ外形寸法図 (D×E×A)
SOIC-14 · 3.90×8.65mm · ピッチ 1.27mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
SG1843J-DESC (SOIC-14) - 5. 推奨PCBフットプリント
IPC-7351B パッド (14 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
SG1843J-DESC (SOIC-14) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (16 点 · 1/2 ページ)
SG1843 シリーズの切り抜きなし原本図面 16 点中 1–12 点目を表示
P13 · p13_fig01パッケージ完全一致
SG1843J-DESC (SOIC-14) — Figure 17 · Current Sense Spike Suppression
Figure 17 · Current Sense Spike Suppression
P22 · p22_fig01パッケージ完全一致
SG1843J-DESC (SOIC-14) — Figure 5 · N 14-Pin PDIP Package Dimensions
Figure 5 · N 14-Pin PDIP Package Dimensions
P22 · p22_fig02パッケージ完全一致
SG1843J-DESC (SOIC-14) — Figure 5 · N 14-Pin PDIP Package Dimensions
Figure 5 · N 14-Pin PDIP Package Dimensions
P1 · p01_fig011865×1211px
SG1843J-DESC (SOIC-14) — Current Mode PWM Controller
Current Mode PWM Controller
P1 · p01_fig021049×808px
SG1843J-DESC (SOIC-14) — Figure 1 · Product Highlight
Figure 1 · Product Highlight
P11 · p11_fig01909×849px
SG1843J-DESC (SOIC-14) — Figure 15 · Oscillator Timing Circuit
Figure 15 · Oscillator Timing Circuit
P13 · p13_fig02713×877px
SG1843J-DESC (SOIC-14) — Figure 18 · MOSFET Parasitic Oscillations
Figure 18 · MOSFET Parasitic Oscillations
P13 · p13_fig01P13
SG1843J-DESC (SOIC-14) — Datasheet Page 13 (p13_fig01)
Datasheet Page 13 (p13_fig01)
P15 · p15_fig011117×808px
SG1843J-DESC (SOIC-14) — Figure 21 · Adjustable Buffered Reduction of Clamp Level with Softstart Where, VCS=1.67 ൬ R1 R1+R2൰ and VC.S.MAX = 1V (Typ.)
Figure 21 · Adjustable Buffered Reduction of Clamp Level with Softstart Where, VCS=1.67 ൬ R1 R1+R2൰ and VC.S.MAX = 1V (Typ.)
P15 · p15_fig021022×891px
SG1843J-DESC (SOIC-14) — Figure 22 · External Duty Cycle Clamp and Multi-Unit Synchronization
Figure 22 · External Duty Cycle Clamp and Multi-Unit Synchronization
P21 · p21_fig011804×782px
SG1843J-DESC (SOIC-14) — Package Outline Dimensions
Package Outline Dimensions
P22 · p22_fig02P22
SG1843J-DESC (SOIC-14) — Datasheet Page 22 (p22_fig02)
Datasheet Page 22 (p22_fig02)
1 / 2 ページ (16 点の抽出図面)

電気仕様 & 部品詳細スペック (SG1843J-DESC)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:SG1843J-DESC (SOIC-14) は 14 ピンの標準電子部品・コネクタで、パッケージ外形は 8.65 × 3.90 × 1.75 mm（ピンピッチ e = 1.27 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -55°C to 125°C、PWM インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-55°C to 125°C
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
500kHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
8.65 × 3.90 × 1.75 mm (A1=0.17 mm)
パッケージ系列: SOIC (SOIC-14)
ピン数・リードピッチN / e
14 Pins | Pitch e = 1.27 mm (50.0 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
PWM
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル14 ピン自動バス分類
OK
IPC-7351B フットプリント14 パッド · ピッチ 1.27mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (SOIC-14)

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
8.65 × 3.90 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.75mm · e=1.27mm
パッド寸法 (W × L)Level B
0.60 × 1.55 mm
ピン数 / 総パッド数Topology
14P / 14Pad (DUAL_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
SOIC-14
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — SG1843J-DESC (SOIC-14)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

SG1843J-DESC (SOIC-14) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 SG1843J-DESC (SOIC-14 パッケージ) は全 14 ピン構成で、ピンピッチは 1.27 mm です。主なピン：1 (COM: マルチプレクスI/O・ペリフェラル端子 COM (General)), 2 (NC: マルチプレクスI/O・ペリフェラル端子 NC (General)), 3 (VFB: マルチプレクスI/O・ペリフェラル端子 VFB (General)), 4 (NC: マルチプレクスI/O・ペリフェラル端子 NC (General)), 5 (ISENSE: マルチプレクスI/O・ペリフェラル端子 ISENSE (General)), 6 (NC: マルチプレクスI/O・ペリフェラル端子 NC (General))。

SG1843J-DESC の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、SG1843J-DESC (SOIC-14) の本体外形は 3.90 × 8.65 mm、ピッチ e = 1.27 mm、合計 14 パッドで構成されています。

SG1843J-DESC の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの SG1843J-DESC (MICROCHIP, SOIC-14) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (14 ピン) & SG1843 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1COMDigital_IO信号端子 COM（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: COM。対応バス/インターフェース: General。
2NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
3VFBDigital_IO信号端子 VFB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VFB。対応バス/インターフェース: General。
4NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
5ISENSEDigital_IO信号端子 ISENSE（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: ISENSE。対応バス/インターフェース: General。
6NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
7RT/CTDigital_IO信号端子 RT/CT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RT/CT。対応バス/インターフェース: General。
8PWR GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (PWR GND) です。
9GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
10OUTPUTDigital_IO信号端子 OUTPUT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: OUTPUT。対応バス/インターフェース: General。
11VCDigital_IO信号端子 VC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VC。対応バス/インターフェース: General。
12VCCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。
13NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
14VREFAnalog信号端子 VREF（方向: Analog、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VREF。対応バス/インターフェース: General。
探索部品パッケージメーカーアップロード