ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
SG1843J-DESC (SOIC-14) — Symbol, Footprint IPC-7351B & 3D STEP Model

SG1843J-DESC

MICROCHIPID: C1530294SOIC-14 · 14 Pins · Pitch 1.27mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · SG1843J-DESC (SOIC-14)1COM2NC3VFB4NC5ISENSE6NC7RT/CT14VREF13NC12VCC11VC10OUTPUT9GND8PWR GNDGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.815.210.25.10-5.1-10.2-15.2mm
2. 2D-FOOTPRINT
1234567891011121314E=3.90mm · Pitch e=1.27mmD=8.65mm-5-4-3-2-10123456543210-1-2-3-4-5-6mm
3. 3D-MODELL
Gehäusekörper: 3.90mm × 8.65mm · Raster: 1.27mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (14/14)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1COMI/OMultiplex-I/O- & Peripherie-Pin COM (General)
2NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
3VFBI/OMultiplex-I/O- & Peripherie-Pin VFB (General)
4NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
5ISENSEI/OMultiplex-I/O- & Peripherie-Pin ISENSE (General)
6NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
7RT/CTI/OMultiplex-I/O- & Peripherie-Pin RT/CT (General)
8PWR GNDGNDMasseanschluss (PWR GND)
9GNDGNDMasseanschluss (GND)
10OUTPUTI/OMultiplex-I/O- & Peripherie-Pin OUTPUT (General)
11VCI/OMultiplex-I/O- & Peripherie-Pin VC (General)
12VCCPowerVersorgungsspannungseingang (VCC — 3.3V / 5.0V Standard Logic)
13NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
14VREFAnalogMultiplex-I/O- & Peripherie-Pin VREF (General)
PIN 1 COM
I/O
Multiplex-I/O- & Peripherie-Pin COM (General)
Designhinweis: Signal terminal COM (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: COM. Supported peripheral buses: General.
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 16 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: SG1843J-DESC (MICROCHIP · SOIC-14)
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
SG1843J-DESC (SOIC-14) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
SG1843J-DESC (SOIC-14) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (14 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
SG1843J-DESC (SOIC-14) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
SG1843J-DESC (SOIC-14) - 4. Gehäuseabmessungen (D×E×A)
SOIC-14 · 3.90×8.65mm · Raster 1.27mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
SG1843J-DESC (SOIC-14) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (14 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
SG1843J-DESC (SOIC-14) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (16 Abb. · Seite 1/2)
Zeige 1–12 von 16 unbeschnittenen Originalzeichnungen für SG1843
P13 · p13_fig01EXAKTES GEHÄUSE
SG1843J-DESC (SOIC-14) — Figure 17 · Current Sense Spike Suppression
Figure 17 · Current Sense Spike Suppression
P22 · p22_fig01EXAKTES GEHÄUSE
SG1843J-DESC (SOIC-14) — Figure 5 · N 14-Pin PDIP Package Dimensions
Figure 5 · N 14-Pin PDIP Package Dimensions
P22 · p22_fig02EXAKTES GEHÄUSE
SG1843J-DESC (SOIC-14) — Figure 5 · N 14-Pin PDIP Package Dimensions
Figure 5 · N 14-Pin PDIP Package Dimensions
P1 · p01_fig011865×1211px
SG1843J-DESC (SOIC-14) — Current Mode PWM Controller
Current Mode PWM Controller
P1 · p01_fig021049×808px
SG1843J-DESC (SOIC-14) — Figure 1 · Product Highlight
Figure 1 · Product Highlight
P11 · p11_fig01909×849px
SG1843J-DESC (SOIC-14) — Figure 15 · Oscillator Timing Circuit
Figure 15 · Oscillator Timing Circuit
P13 · p13_fig02713×877px
SG1843J-DESC (SOIC-14) — Figure 18 · MOSFET Parasitic Oscillations
Figure 18 · MOSFET Parasitic Oscillations
P13 · p13_fig01P13
SG1843J-DESC (SOIC-14) — Datasheet Page 13 (p13_fig01)
Datasheet Page 13 (p13_fig01)
P15 · p15_fig011117×808px
SG1843J-DESC (SOIC-14) — Figure 21 · Adjustable Buffered Reduction of Clamp Level with Softstart Where, VCS=1.67 ൬ R1 R1+R2൰ and VC.S.MAX = 1V (Typ.)
Figure 21 · Adjustable Buffered Reduction of Clamp Level with Softstart Where, VCS=1.67 ൬ R1 R1+R2൰ and VC.S.MAX = 1V (Typ.)
P15 · p15_fig021022×891px
SG1843J-DESC (SOIC-14) — Figure 22 · External Duty Cycle Clamp and Multi-Unit Synchronization
Figure 22 · External Duty Cycle Clamp and Multi-Unit Synchronization
P21 · p21_fig011804×782px
SG1843J-DESC (SOIC-14) — Package Outline Dimensions
Package Outline Dimensions
P22 · p22_fig02P22
SG1843J-DESC (SOIC-14) — Datasheet Page 22 (p22_fig02)
Datasheet Page 22 (p22_fig02)
Seite 1 / 2 (16 extrahierte Abbildungen)

Elektrische Spezifikationen & Bauteildetails (SG1843J-DESC)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:SG1843J-DESC (SOIC-14) ist ein 14-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 8.65 × 3.90 × 1.75 mm (Pin-Raster e = 1.27 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -55°C to 125°C Temperaturbereich und PWM Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-55°C to 125°C
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
500kHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
8.65 × 3.90 × 1.75 mm (A1=0.17 mm)
Gehäusefamilie: SOIC (SOIC-14)
Pinanzahl & RastermaßN / e
14 Pins | Pitch e = 1.27 mm (50.0 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
PWM
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol14 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint14 Pads · Raster 1.27mm
OK
IPC-7525 60% LotpastenfensterReflow 1:1 Standard
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (SOIC-14)

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
8.65 × 3.90 mm
Höhe (A) & Raster (e)IPC-7351B
A=1.75mm · e=1.27mm
Pad-Abmessungen (W × L)Level B
0.60 × 1.55 mm
Pins / Gesamt-PadsTopology
14P / 14Pad (DUAL_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
SOIC-14
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — SG1843J-DESC (SOIC-14)

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des SG1843J-DESC (SOIC-14)?

Das Bauteil SG1843J-DESC von MICROCHIP im SOIC-14-Gehäuse besitzt 14 Pins mit einem Rastermaß (Pitch) von 1.27 mm. Wichtige Pins: 1 (COM: Multiplex-I/O- & Peripherie-Pin COM (General)), 2 (NC: Multiplex-I/O- & Peripherie-Pin NC (General)), 3 (VFB: Multiplex-I/O- & Peripherie-Pin VFB (General)), 4 (NC: Multiplex-I/O- & Peripherie-Pin NC (General)), 5 (ISENSE: Multiplex-I/O- & Peripherie-Pin ISENSE (General)), 6 (NC: Multiplex-I/O- & Peripherie-Pin NC (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der SG1843J-DESC?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des SG1843J-DESC (SOIC-14) 3.90 × 8.65 mm bei einem Pitch e = 1.27 mm und 14 Kupfer-Pads.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für SG1843J-DESC heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für SG1843J-DESC (MICROCHIP, SOIC-14) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (14 Pins) & SG1843 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1COMDigital_IOSignalanschluss COM (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: COM. Unterstützte Bus-Schnittstellen: General.
2NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
3VFBDigital_IOSignalanschluss VFB (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VFB. Unterstützte Bus-Schnittstellen: General.
4NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
5ISENSEDigital_IOSignalanschluss ISENSE (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: ISENSE. Unterstützte Bus-Schnittstellen: General.
6NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
7RT/CTDigital_IOSignalanschluss RT/CT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RT/CT. Unterstützte Bus-Schnittstellen: General.
8PWR GNDGNDElektrischer 0V-Masserückführungsanschluss (PWR GND) für Kernlogik, I/O-Treiber und Analogblöcke.
9GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
10OUTPUTDigital_IOSignalanschluss OUTPUT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: OUTPUT. Unterstützte Bus-Schnittstellen: General.
11VCDigital_IOSignalanschluss VC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VC. Unterstützte Bus-Schnittstellen: General.
12VCCPower_InPositiver Versorgungseingang (VCC) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
13NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
14VREFAnalogSignalanschluss VREF (Richtung: Analog, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VREF. Unterstützte Bus-Schnittstellen: General.
EntdeckenBauteileGehäuseHerstellerUpload