QFN-32(5x5) · 33P
동기화된 핀아웃 (Symbol / 2D / 3D) (33/33)
핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다| 핀 | 기호 | 유형 | 기능 설명 (KO) |
|---|---|---|---|
| 1 | VDDA | Power | 전원 공급 입력 핀 (VDDA — 3.3V / 5.0V Standard Logic) |
| 2 | LNA | I/O | 다중화 I/O 및 주변장치 핀 LNA (General) |
| 3 | VDD3P3 | Power | 전원 공급 입력 핀 (VDD3P3 — 3.3V / 5.0V Standard Logic) |
| 4 | VDD3P3 | Power | 전원 공급 입력 핀 (VDD3P3 — 3.3V / 5.0V Standard Logic) |
| 5 | VDD_RTC | Power | 전원 공급 입력 핀 (VDD_RTC — 3.3V / 5.0V Standard Logic) |
| 6 | TOUT | I/O | 다중화 I/O 및 주변장치 핀 TOUT (General) |
| 7 | CHIP_EN | I/O | 다중화 I/O 및 주변장치 핀 CHIP_EN (General) |
| 8 | XPD_DCDC | I/O | 다중화 I/O 및 주변장치 핀 XPD_DCDC (General) |
| 9 | MTMS | I/O | 다중화 I/O 및 주변장치 핀 MTMS (SWD/JTAG) |
| 10 | MTDI | I/O | 다중화 I/O 및 주변장치 핀 MTDI (SWD/JTAG) |
| 11 | VDDPST | Power | 전원 공급 입력 핀 (VDDPST — 3.3V / 5.0V Standard Logic) |
| 12 | MTCK | I/O | 다중화 I/O 및 주변장치 핀 MTCK (SWD/JTAG) |
| 13 | MTDO | I/O | 다중화 I/O 및 주변장치 핀 MTDO (SWD/JTAG) |
| 14 | IO2 | I/O | 다중화 I/O 및 주변장치 핀 IO2 (General) |
| 15 | IO0 | I/O | 다중화 I/O 및 주변장치 핀 IO0 (General) |
| 16 | IO4 | I/O | 다중화 I/O 및 주변장치 핀 IO4 (General) |
| 17 | VDDPST | Power | 전원 공급 입력 핀 (VDDPST — 3.3V / 5.0V Standard Logic) |
| 18 | SD_DATA_2 | I/O | 다중화 I/O 및 주변장치 핀 SD_DATA_2 (General) |
| 19 | SD_DATA_3 | I/O | 다중화 I/O 및 주변장치 핀 SD_DATA_3 (General) |
| 20 | SD_CMD | I/O | 다중화 I/O 및 주변장치 핀 SD_CMD (General) |
| 21 | SD_CLK | I/O | 다중화 I/O 및 주변장치 핀 SD_CLK (General) |
| 22 | SD_DATA_0 | I/O | 다중화 I/O 및 주변장치 핀 SD_DATA_0 (General) |
| 23 | SD_DATA_1 | I/O | 다중화 I/O 및 주변장치 핀 SD_DATA_1 (General) |
| 24 | GPIO5 | I/O | 다중화 I/O 및 주변장치 핀 GPIO5 (General) |
| 25 | U0RXD | I/O | 다중화 I/O 및 주변장치 핀 U0RXD (UART) |
| 26 | U0TXD | I/O | 다중화 I/O 및 주변장치 핀 U0TXD (UART) |
| 27 | XTAL_OUT | I/O | 다중화 I/O 및 주변장치 핀 XTAL_OUT (RTC/CLK) |
| 28 | XTAL_IN | I/O | 다중화 I/O 및 주변장치 핀 XTAL_IN (RTC/CLK) |
| 29 | VDDD | Power | 전원 공급 입력 핀 (VDDD — 3.3V / 5.0V Standard Logic) |
| 30 | VDDA | Power | 전원 공급 입력 핀 (VDDA — 3.3V / 5.0V Standard Logic) |
| 31 | RES12K | I/O | 다중화 I/O 및 주변장치 핀 RES12K (General) |
| 32 | EXT_RSTB | I/O | 다중화 I/O 및 주변장치 핀 EXT_RSTB (General) |
| 33 | EP | GND | 노출형 방열 패드 및 접지 (EP) |
PIN 1 VDDA
Power전원 공급 입력 핀 (VDDA — 3.3V / 5.0V Standard Logic)
설계 권장 사항: Primary positive power supply input (VDDA) operating in the 3.3V / 5.0V Standard Logic domain (Max rating: 5.5V).
IPC-7351B 솔더 밀도 및 스팬 C/G/Z 설정
데이터시트 PDF 직접 보기 & 기술 도면 갤러리 (6 표준 도면 + 2 추출 도면)
원본 PDF 문서를 직접 보거나 도면을 클릭하여 전체 화면으로 확대하세요1. 실제 3D 패키지 모델REPRESENTATIVE
정밀 3D 솔리드 바디확대 ›
2. 표준 핀아웃 (상면도)CLEANROOM PINOUT
정규 패키지 핀 배치 (33 핀)확대 ›
3. 원본 데이터시트 핀아웃PDF PINOUT
자르지 않은 원본 핀 다이어그램확대 ›
4. 패키지 외형 치수 (D×E×A)PACKAGE DIMENSIONS
QFN-32-EP(5x5) · 5.00×5.00mm · 피치 0.50mm확대 ›
5. 권장 PCB 풋프린트LAND PATTERN
IPC-7351B 랜드 패턴 (33 Pads)확대 ›
6. 응용 회로도SCHEMATIC
Typical Application Schematic확대 ›
원본 PDF 데이터시트 핀아웃 및 기술 도면 라이브러리 (2개 도면 · 1/1 페이지)
ESP8285 제품군의 원본 도면 2개 중 1–2번째 표시 중
P25 · p25_fig011591×940px
P25 · p25_fig01P25
전기적 사양 & 상세 부품 사양 (ESP8285)
데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스 (KO)상세 개요:ESP8285 (QFN-32-EP(5x5)) 부품은 32핀 표준 전자 부품 및 커넥터로, 패키지 외형 치수는 5.00 × 5.00 × 0.85 mm (핀 피치 e = 0.50 mm)입니다. 동작 전압 1.8V ~ 5.5V (Theo Datasheet), 동작 온도 -40°C ~ +85°C (Industrial Grade) 및 Wi-Fi, SPI, I2C, I2S, RTC/CLK, SWD/JTAG, UART 인터페이스를 지원합니다.
동작 전원 전압 범위V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
전원 핀 2mm 이내에 100nF + 10µF X7R 디커플링 커패시터 배치
동작 주위 온도 범위T_A
-40°C ~ +85°C (Industrial Grade)
산업용 등급; 최대 접합 온도 T_J(max) = +125°C
클럭 및 동작 주파수f_CLK / f_RF
2.4 GHz
PDF 데이터시트 사양표에서 추출됨
정격 전류 및 소비 전력I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
핀당 최대 허용 전류 제한 준수
패키지 외형 치수 (D × E × A)D × E × A
5.00 × 5.00 × 0.85 mm (A1=0.03 mm)
패키지 패밀리: QFN (QFN-32-EP(5x5))
핀 수 및 리드 피치N / e
32 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 중심간 거리 (Span C) 정규화
내장 주변장치 인터페이스Buses
Wi-Fi, SPI, I2C, I2S, RTC/CLK, SWD/JTAG, UART
회로도 심볼·2D 풋프린트·3D 모델 4방향 동기화
리플로우 및 습기 민감도IPC / MSL
IPC-7351B Level B | J-STD-020 (최대 260°C) | MSL-3
방열 패드(EPAD) 60% 분할 스텐실 개구 적용
엔지니어링 안전 경고: 부트 스트래핑 핀 주의 (MTDI, MTDO, IO0): 전원 리셋 시 부트 모드를 변경하는 외부 풀업/풀다운 충돌에 주의하십시오.
엔지니어링 안전 경고: 방열 패드는 Ø0.3mm 써멀 비아 그리드를 통해 내층 GND 플레인에 연결하십시오.
5개 산업 표준 검증
파일 내보내기 전 자동 기하학/전기적 검증IEEE-315 심볼33 개 핀 자동 버스 그룹화
IPC-7351B 풋프린트33 개 패드 · 피치 0.50mm
IPC-7525 60% 솔더 페이스트 개구율EPAD 3.70×3.70mm 윈도우 그리드
DFM 제조 규칙 (JLCPCB / PCBWay)최소 패드 간격: 0.25mm
3D STEP AP214 & GLB좌표 원점 일치 (0,0,0)
실물 하드웨어 검증 & 기술 리뷰
데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스5.00 PCB Verified
IPC-7351B
동일 데이터시트를 공유하는 패키지 변형 또는 파생 부품 번호 선택동일 칩 패밀리 파생 모델 — ESP8285 (4)
QFN-32-EP(5x5) · 33P
QFN-32-EP(5x5) · 33P
QFN-32-EP(5x5) · 33P
기계적 치수 및 랜드 패턴 (QFN-32-EP(5x5))
데이터시트에서 추출 및 IPC-7351B 표준화 완료패키지 본체 (D × E)Nominal
5.00 × 5.00 mm
높이 (A) & 피치 (e)IPC-7351B
A=0.85mm · e=0.50mm
패드 크기 (W × L)Level B
0.28 × 0.80 mm
핀 수 / 총 패드 수Topology
33P / 33Pad (QUAD_ROW)
권장 주변 부품 BOM 및 핀 호환 대체품 (Drop-in)
표준 응용 회로용 수동 부품 및 1:1 핀 호환 대체 부품 목록| 부품 기호 / 대체 품번 | 값 / 패키지 | 역할 및 PCB 배치 규칙 (Layout Rule) |
|---|---|---|
| N/A BOM | 응용 회로 기준 QFN-32-EP(5x5) | 정격 부하 전류에 맞는 배선 폭을 확보하고 IPC-2221 전기적 절연 간격을 준수하세요. |
기술 자주 묻는 질문 (FAQ) — ESP8285 (QFN-32-EP(5x5))
핀아웃, IPC-7351B 랜드 패턴 치수 및 CAD 내보내기 포맷 빠른 안내ESP8285 (QFN-32-EP(5x5))의 핀아웃(Pinout) 및 전원 전압 사양은 어떻게 되나요?
ESPRESSIF에서 제조한 ESP8285(QFN-32-EP(5x5) 패키지)은 핀 피치 0.50 mm의 33핀 소자입니다. 주요 핀 구성: 1 (VDDA: 전원 공급 입력 핀 (VDDA — 3.3V / 5.0V Standard Logic)), 2 (LNA: 다중화 I/O 및 주변장치 핀 LNA (General)), 3 (VDD3P3: 전원 공급 입력 핀 (VDD3P3 — 3.3V / 5.0V Standard Logic)), 4 (VDD3P3: 전원 공급 입력 핀 (VDD3P3 — 3.3V / 5.0V Standard Logic)), 5 (VDD_RTC: 전원 공급 입력 핀 (VDD_RTC — 3.3V / 5.0V Standard Logic)), 6 (TOUT: 다중화 I/O 및 주변장치 핀 TOUT (General)).
ESP8285의 IPC-7351B 표준 PCB 풋프린트 규격 치수는 얼마인가요?
데이터시트 기계 도면 및 IPC-7351B Level B(표준 밀도)에 따라 ESP8285(QFN-32-EP(5x5)) 본체 크기는 5.00 × 5.00 mm, 피치 e = 0.50 mm이며 총 33개의 구리 패드로 구성됩니다 (중앙 방열 패드 EPAD 3.70 × 3.70 mm, IPC-7525 60% 스텐실 창 적용).
ESP8285용 KiCad(.kicad_mod, .kicad_sym), Fusion 360(.lbr) 및 3D STEP 모델은 어디서 다운로드할 수 있나요?
이 페이지에서 CERN-OHL-P-2.0 오픈 하드웨어 라이선스에 따라 검증된 ESP8285(ESPRESSIF, QFN-32-EP(5x5))의 KiCad 8 풋프린트 및 기호, Autodesk Fusion 360 / Eagle(.lbr), 3D STEP AP214 & WebGL GLB 패키지를 무료로 즉시 다운로드할 수 있습니다.
정적 참조 부록: 핀아웃 테이블 (33 핀) 및 ESP8285 제품군 변형정적 표 펼치기
| 핀 번호 (Pin #) | 신호명 (Signal Name) | 전기적 유형 (Type) | 기능 설명 및 회로 설계 유의사항 |
|---|---|---|---|
| 1 | VDDA | Power_In | 3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDDA, 최대 정격: 5.5V)입니다. |
| 2 | LNA | Digital_IO | 신호 단자 LNA (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): LNA. 지원 버스 프로토콜: General. |
| 3 | VDD3P3 | Power_In | 3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD3P3, 최대 정격: 5.5V)입니다. |
| 4 | VDD3P3 | Power_In | 3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD3P3, 최대 정격: 5.5V)입니다. |
| 5 | VDD_RTC | Power_In | 3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD_RTC, 최대 정격: 5.5V)입니다. |
| 6 | TOUT | Digital_IO | 신호 단자 TOUT (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TOUT. 지원 버스 프로토콜: General. |
| 7 | CHIP_EN | Digital_IO | 신호 단자 CHIP_EN (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): CHIP_EN. 지원 버스 프로토콜: General. |
| 8 | XPD_DCDC | Digital_IO | 신호 단자 XPD_DCDC (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): XPD_DCDC. 지원 버스 프로토콜: General. |
| 9 | MTMS | Digital_IO | 신호 단자 MTMS (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): MTMS. 지원 버스 프로토콜: SWD/JTAG. |
| 10 | MTDI | Digital_IO | 신호 단자 MTDI (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): MTDI. 지원 버스 프로토콜: SWD/JTAG. |
| 11 | VDDPST | Power_In | 3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDDPST, 최대 정격: 5.5V)입니다. |
| 12 | MTCK | Digital_IO | 신호 단자 MTCK (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): MTCK. 지원 버스 프로토콜: SWD/JTAG. |
| 13 | MTDO | Digital_IO | 신호 단자 MTDO (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): MTDO. 지원 버스 프로토콜: SWD/JTAG. |
| 14 | IO2 | Digital_IO | 신호 단자 IO2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): IO2. 지원 버스 프로토콜: General. |
| 15 | IO0 | Digital_IO | 신호 단자 IO0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): IO0. 지원 버스 프로토콜: General. |
| 16 | IO4 | Digital_IO | 신호 단자 IO4 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): IO4. 지원 버스 프로토콜: General. |
| 17 | VDDPST | Power_In | 3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDDPST, 최대 정격: 5.5V)입니다. |
| 18 | SD_DATA_2 | Digital_IO | 신호 단자 SD_DATA_2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): SD_DATA_2. 지원 버스 프로토콜: General. |
| 19 | SD_DATA_3 | Digital_IO | 신호 단자 SD_DATA_3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): SD_DATA_3. 지원 버스 프로토콜: General. |
| 20 | SD_CMD | Digital_IO | 신호 단자 SD_CMD (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): SD_CMD. 지원 버스 프로토콜: General. |
| 21 | SD_CLK | Digital_IO | 신호 단자 SD_CLK (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): SD_CLK. 지원 버스 프로토콜: General. |
| 22 | SD_DATA_0 | Digital_IO | 신호 단자 SD_DATA_0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): SD_DATA_0. 지원 버스 프로토콜: General. |
| 23 | SD_DATA_1 | Digital_IO | 신호 단자 SD_DATA_1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): SD_DATA_1. 지원 버스 프로토콜: General. |
| 24 | GPIO5 | Digital_IO | 신호 단자 GPIO5 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): GPIO5. 지원 버스 프로토콜: General. |
| 25 | U0RXD | Digital_IO | 신호 단자 U0RXD (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): U0RXD. 지원 버스 프로토콜: UART. |
| 26 | U0TXD | Digital_IO | 신호 단자 U0TXD (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): U0TXD. 지원 버스 프로토콜: UART. |
| 27 | XTAL_OUT | Digital_IO | 신호 단자 XTAL_OUT (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): XTAL_OUT. 지원 버스 프로토콜: RTC/CLK. |
| 28 | XTAL_IN | Digital_IO | 신호 단자 XTAL_IN (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): XTAL_IN. 지원 버스 프로토콜: RTC/CLK. |
| 29 | VDDD | Power_In | 3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDDD, 최대 정격: 5.5V)입니다. |
| 30 | VDDA | Power_In | 3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDDA, 최대 정격: 5.5V)입니다. |
| 31 | RES12K | Digital_IO | 신호 단자 RES12K (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RES12K. 지원 버스 프로토콜: General. |
| 32 | EXT_RSTB | Digital_IO | 신호 단자 EXT_RSTB (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): EXT_RSTB. 지원 버스 프로토콜: General. |
| 33 | EP | GND | 패키지 하단 노출 방열 패드 (EP)로, 주요 열 방출 경로와 저인덕턴스 0V 접지 귀환 경로를 제공합니다. |