QFN-32(5x5) · 33P
同期ピン配置 (Symbol / 2D / 3D) (33/33)
ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます| ピン | 記号 | 種別 | 機能説明 (JA) |
|---|---|---|---|
| 1 | VDDA | Power | 電源供給入力 (VDDA — 3.3V / 5.0V Standard Logic) |
| 2 | LNA | I/O | マルチプレクスI/O・ペリフェラル端子 LNA (General) |
| 3 | VDD3P3 | Power | 電源供給入力 (VDD3P3 — 3.3V / 5.0V Standard Logic) |
| 4 | VDD3P3 | Power | 電源供給入力 (VDD3P3 — 3.3V / 5.0V Standard Logic) |
| 5 | VDD_RTC | Power | 電源供給入力 (VDD_RTC — 3.3V / 5.0V Standard Logic) |
| 6 | TOUT | I/O | マルチプレクスI/O・ペリフェラル端子 TOUT (General) |
| 7 | CHIP_EN | I/O | マルチプレクスI/O・ペリフェラル端子 CHIP_EN (General) |
| 8 | XPD_DCDC | I/O | マルチプレクスI/O・ペリフェラル端子 XPD_DCDC (General) |
| 9 | MTMS | I/O | マルチプレクスI/O・ペリフェラル端子 MTMS (SWD/JTAG) |
| 10 | MTDI | I/O | マルチプレクスI/O・ペリフェラル端子 MTDI (SWD/JTAG) |
| 11 | VDDPST | Power | 電源供給入力 (VDDPST — 3.3V / 5.0V Standard Logic) |
| 12 | MTCK | I/O | マルチプレクスI/O・ペリフェラル端子 MTCK (SWD/JTAG) |
| 13 | MTDO | I/O | マルチプレクスI/O・ペリフェラル端子 MTDO (SWD/JTAG) |
| 14 | IO2 | I/O | マルチプレクスI/O・ペリフェラル端子 IO2 (General) |
| 15 | IO0 | I/O | マルチプレクスI/O・ペリフェラル端子 IO0 (General) |
| 16 | IO4 | I/O | マルチプレクスI/O・ペリフェラル端子 IO4 (General) |
| 17 | VDDPST | Power | 電源供給入力 (VDDPST — 3.3V / 5.0V Standard Logic) |
| 18 | SD_DATA_2 | I/O | マルチプレクスI/O・ペリフェラル端子 SD_DATA_2 (General) |
| 19 | SD_DATA_3 | I/O | マルチプレクスI/O・ペリフェラル端子 SD_DATA_3 (General) |
| 20 | SD_CMD | I/O | マルチプレクスI/O・ペリフェラル端子 SD_CMD (General) |
| 21 | SD_CLK | I/O | マルチプレクスI/O・ペリフェラル端子 SD_CLK (General) |
| 22 | SD_DATA_0 | I/O | マルチプレクスI/O・ペリフェラル端子 SD_DATA_0 (General) |
| 23 | SD_DATA_1 | I/O | マルチプレクスI/O・ペリフェラル端子 SD_DATA_1 (General) |
| 24 | GPIO5 | I/O | マルチプレクスI/O・ペリフェラル端子 GPIO5 (General) |
| 25 | U0RXD | I/O | マルチプレクスI/O・ペリフェラル端子 U0RXD (UART) |
| 26 | U0TXD | I/O | マルチプレクスI/O・ペリフェラル端子 U0TXD (UART) |
| 27 | XTAL_OUT | I/O | マルチプレクスI/O・ペリフェラル端子 XTAL_OUT (RTC/CLK) |
| 28 | XTAL_IN | I/O | マルチプレクスI/O・ペリフェラル端子 XTAL_IN (RTC/CLK) |
| 29 | VDDD | Power | 電源供給入力 (VDDD — 3.3V / 5.0V Standard Logic) |
| 30 | VDDA | Power | 電源供給入力 (VDDA — 3.3V / 5.0V Standard Logic) |
| 31 | RES12K | I/O | マルチプレクスI/O・ペリフェラル端子 RES12K (General) |
| 32 | EXT_RSTB | I/O | マルチプレクスI/O・ペリフェラル端子 EXT_RSTB (General) |
| 33 | EP | GND | 露出サーマルパッド・グラウンド (EP) |
PIN 1 VDDA
Power電源供給入力 (VDDA — 3.3V / 5.0V Standard Logic)
設計上の注意点: Primary positive power supply input (VDDA) operating in the 3.3V / 5.0V Standard Logic domain (Max rating: 5.5V).
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定
データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 2 抽出図面)
原本PDFを直接閲覧、または図面をクリックして全画面拡大1. 実装3D外観モデルREPRESENTATIVE
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
パッケージ正規ピン配置 (33ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
QFN-32-EP(5x5) · 5.00×5.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
IPC-7351B パッド (33 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (2 点 · 1/1 ページ)
ESP8285 シリーズの切り抜きなし原本図面 2 点中 1–2 点目を表示
P25 · p25_fig011591×940px
P25 · p25_fig01P25
電気仕様 & 部品詳細スペック (ESP8285)
データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)詳細概要:ESP8285 (QFN-32-EP(5x5)) は 32 ピンの標準電子部品・コネクタで、パッケージ外形は 5.00 × 5.00 × 0.85 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、Wi-Fi, SPI, I2C, I2S, RTC/CLK, SWD/JTAG, UART インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
2.4 GHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
5.00 × 5.00 × 0.85 mm (A1=0.03 mm)
パッケージ系列: QFN (QFN-32-EP(5x5))
ピン数・リードピッチN / e
32 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
Wi-Fi, SPI, I2C, I2S, RTC/CLK, SWD/JTAG, UART
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: ブートストラップピン注意 (MTDI, MTDO, IO0)：リセット解除時の論理レベルを乱す外部プルアップ/ダウンを避けてください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。
5点工業規格検証
ファイル出力前の自動幾何・電気チェックIEEE-315 シンボル33 ピン自動バス分類
IPC-7351B フットプリント33 パッド · ピッチ 0.50mm
IPC-7525 60% はんだペースト開口EPAD 3.70×3.70mm メッシュ分割
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
実機検証 & コミュニティ技術レビュー
データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース5.00 PCB Verified
IPC-7351B
同一データシートを共有するパッケージ違いやバリアントを選択同系列ファミリー & 同一データシート部品 — ESP8285 (4)
QFN-32-EP(5x5) · 33P
QFN-32-EP(5x5) · 33P
QFN-32-EP(5x5) · 33P
機械寸法 & ランドパターン (QFN-32-EP(5x5))
データシートから抽出・IPC-7351B 準拠標準化パッケージ外形 (D × E)Nominal
5.00 × 5.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.85mm · e=0.50mm
パッド寸法 (W × L)Level B
0.28 × 0.80 mm
ピン数 / 総パッド数Topology
33P / 33Pad (QUAD_ROW)
推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)
標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番| 部品記号 / 代替型番 | 定数 / パッケージ | 役割 & PCB レイアウトルール |
|---|---|---|
| N/A BOM | 応用回路に準拠 QFN-32-EP(5x5) | 定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。 |
技術的なよくある質問 (FAQ) — ESP8285 (QFN-32-EP(5x5))
ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答ESP8285 (QFN-32-EP(5x5)) のピン配置 (Pinout) および電源電圧仕様は？
ESPRESSIF 製 ESP8285 (QFN-32-EP(5x5) パッケージ) は全 33 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (VDDA: 電源供給入力 (VDDA — 3.3V / 5.0V Standard Logic)), 2 (LNA: マルチプレクスI/O・ペリフェラル端子 LNA (General)), 3 (VDD3P3: 電源供給入力 (VDD3P3 — 3.3V / 5.0V Standard Logic)), 4 (VDD3P3: 電源供給入力 (VDD3P3 — 3.3V / 5.0V Standard Logic)), 5 (VDD_RTC: 電源供給入力 (VDD_RTC — 3.3V / 5.0V Standard Logic)), 6 (TOUT: マルチプレクスI/O・ペリフェラル端子 TOUT (General))。
ESP8285 の IPC-7351B 準拠 PCB フットプリント寸法は？
データシート外形図および IPC-7351B Level B (標準密度) に基づき、ESP8285 (QFN-32-EP(5x5)) の本体外形は 5.00 × 5.00 mm、ピッチ e = 0.50 mm、合計 33 パッドで構成されています（中央放熱パッド EPAD 3.70 × 3.70 mm、IPC-7525 60% 開口ペーストマスク付き）。
ESP8285 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？
このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの ESP8285 (ESPRESSIF, QFN-32-EP(5x5)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。
静的リファレンス付録：ピン配置表 (33 ピン) & ESP8285 シリーズバリエーション静的テーブルを開く
| ピン番号 (Pin #) | 信号名 (Signal Name) | 電気種別 (Type) | 機能説明 & 回路設計上の注意 |
|---|---|---|---|
| 1 | VDDA | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDA、最大定格: 5.5V) です。 |
| 2 | LNA | Digital_IO | 信号端子 LNA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LNA。対応バス/インターフェース: General。 |
| 3 | VDD3P3 | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD3P3、最大定格: 5.5V) です。 |
| 4 | VDD3P3 | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD3P3、最大定格: 5.5V) です。 |
| 5 | VDD_RTC | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_RTC、最大定格: 5.5V) です。 |
| 6 | TOUT | Digital_IO | 信号端子 TOUT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TOUT。対応バス/インターフェース: General。 |
| 7 | CHIP_EN | Digital_IO | 信号端子 CHIP_EN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CHIP_EN。対応バス/インターフェース: General。 |
| 8 | XPD_DCDC | Digital_IO | 信号端子 XPD_DCDC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XPD_DCDC。対応バス/インターフェース: General。 |
| 9 | MTMS | Digital_IO | 信号端子 MTMS（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MTMS。対応バス/インターフェース: SWD/JTAG。 |
| 10 | MTDI | Digital_IO | 信号端子 MTDI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MTDI。対応バス/インターフェース: SWD/JTAG。 |
| 11 | VDDPST | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDPST、最大定格: 5.5V) です。 |
| 12 | MTCK | Digital_IO | 信号端子 MTCK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MTCK。対応バス/インターフェース: SWD/JTAG。 |
| 13 | MTDO | Digital_IO | 信号端子 MTDO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MTDO。対応バス/インターフェース: SWD/JTAG。 |
| 14 | IO2 | Digital_IO | 信号端子 IO2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IO2。対応バス/インターフェース: General。 |
| 15 | IO0 | Digital_IO | 信号端子 IO0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IO0。対応バス/インターフェース: General。 |
| 16 | IO4 | Digital_IO | 信号端子 IO4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IO4。対応バス/インターフェース: General。 |
| 17 | VDDPST | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDPST、最大定格: 5.5V) です。 |
| 18 | SD_DATA_2 | Digital_IO | 信号端子 SD_DATA_2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SD_DATA_2。対応バス/インターフェース: General。 |
| 19 | SD_DATA_3 | Digital_IO | 信号端子 SD_DATA_3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SD_DATA_3。対応バス/インターフェース: General。 |
| 20 | SD_CMD | Digital_IO | 信号端子 SD_CMD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SD_CMD。対応バス/インターフェース: General。 |
| 21 | SD_CLK | Digital_IO | 信号端子 SD_CLK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SD_CLK。対応バス/インターフェース: General。 |
| 22 | SD_DATA_0 | Digital_IO | 信号端子 SD_DATA_0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SD_DATA_0。対応バス/インターフェース: General。 |
| 23 | SD_DATA_1 | Digital_IO | 信号端子 SD_DATA_1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SD_DATA_1。対応バス/インターフェース: General。 |
| 24 | GPIO5 | Digital_IO | 信号端子 GPIO5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO5。対応バス/インターフェース: General。 |
| 25 | U0RXD | Digital_IO | 信号端子 U0RXD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: U0RXD。対応バス/インターフェース: UART。 |
| 26 | U0TXD | Digital_IO | 信号端子 U0TXD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: U0TXD。対応バス/インターフェース: UART。 |
| 27 | XTAL_OUT | Digital_IO | 信号端子 XTAL_OUT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XTAL_OUT。対応バス/インターフェース: RTC/CLK。 |
| 28 | XTAL_IN | Digital_IO | 信号端子 XTAL_IN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XTAL_IN。対応バス/インターフェース: RTC/CLK。 |
| 29 | VDDD | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDD、最大定格: 5.5V) です。 |
| 30 | VDDA | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDA、最大定格: 5.5V) です。 |
| 31 | RES12K | Digital_IO | 信号端子 RES12K（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RES12K。対応バス/インターフェース: General。 |
| 32 | EXT_RSTB | Digital_IO | 信号端子 EXT_RSTB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: EXT_RSTB。対応バス/インターフェース: General。 |
| 33 | EP | GND | パッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。 |