QFN-32(5x5) · 33P
Synchronisierte Pinbelegung (Symbol / 2D / 3D) (33/33)
Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben| Pin | Symbol | Typ | Funktionsbeschreibung (DE) |
|---|---|---|---|
| 1 | VDDA | Power | Versorgungsspannungseingang (VDDA — 3.3V / 5.0V Standard Logic) |
| 2 | LNA | I/O | Multiplex-I/O- & Peripherie-Pin LNA (General) |
| 3 | VDD3P3 | Power | Versorgungsspannungseingang (VDD3P3 — 3.3V / 5.0V Standard Logic) |
| 4 | VDD3P3 | Power | Versorgungsspannungseingang (VDD3P3 — 3.3V / 5.0V Standard Logic) |
| 5 | VDD_RTC | Power | Versorgungsspannungseingang (VDD_RTC — 3.3V / 5.0V Standard Logic) |
| 6 | TOUT | I/O | Multiplex-I/O- & Peripherie-Pin TOUT (General) |
| 7 | CHIP_EN | I/O | Multiplex-I/O- & Peripherie-Pin CHIP_EN (General) |
| 8 | XPD_DCDC | I/O | Multiplex-I/O- & Peripherie-Pin XPD_DCDC (General) |
| 9 | MTMS | I/O | Multiplex-I/O- & Peripherie-Pin MTMS (SWD/JTAG) |
| 10 | MTDI | I/O | Multiplex-I/O- & Peripherie-Pin MTDI (SWD/JTAG) |
| 11 | VDDPST | Power | Versorgungsspannungseingang (VDDPST — 3.3V / 5.0V Standard Logic) |
| 12 | MTCK | I/O | Multiplex-I/O- & Peripherie-Pin MTCK (SWD/JTAG) |
| 13 | MTDO | I/O | Multiplex-I/O- & Peripherie-Pin MTDO (SWD/JTAG) |
| 14 | IO2 | I/O | Multiplex-I/O- & Peripherie-Pin IO2 (General) |
| 15 | IO0 | I/O | Multiplex-I/O- & Peripherie-Pin IO0 (General) |
| 16 | IO4 | I/O | Multiplex-I/O- & Peripherie-Pin IO4 (General) |
| 17 | VDDPST | Power | Versorgungsspannungseingang (VDDPST — 3.3V / 5.0V Standard Logic) |
| 18 | SD_DATA_2 | I/O | Multiplex-I/O- & Peripherie-Pin SD_DATA_2 (General) |
| 19 | SD_DATA_3 | I/O | Multiplex-I/O- & Peripherie-Pin SD_DATA_3 (General) |
| 20 | SD_CMD | I/O | Multiplex-I/O- & Peripherie-Pin SD_CMD (General) |
| 21 | SD_CLK | I/O | Multiplex-I/O- & Peripherie-Pin SD_CLK (General) |
| 22 | SD_DATA_0 | I/O | Multiplex-I/O- & Peripherie-Pin SD_DATA_0 (General) |
| 23 | SD_DATA_1 | I/O | Multiplex-I/O- & Peripherie-Pin SD_DATA_1 (General) |
| 24 | GPIO5 | I/O | Multiplex-I/O- & Peripherie-Pin GPIO5 (General) |
| 25 | U0RXD | I/O | Multiplex-I/O- & Peripherie-Pin U0RXD (UART) |
| 26 | U0TXD | I/O | Multiplex-I/O- & Peripherie-Pin U0TXD (UART) |
| 27 | XTAL_OUT | I/O | Multiplex-I/O- & Peripherie-Pin XTAL_OUT (RTC/CLK) |
| 28 | XTAL_IN | I/O | Multiplex-I/O- & Peripherie-Pin XTAL_IN (RTC/CLK) |
| 29 | VDDD | Power | Versorgungsspannungseingang (VDDD — 3.3V / 5.0V Standard Logic) |
| 30 | VDDA | Power | Versorgungsspannungseingang (VDDA — 3.3V / 5.0V Standard Logic) |
| 31 | RES12K | I/O | Multiplex-I/O- & Peripherie-Pin RES12K (General) |
| 32 | EXT_RSTB | I/O | Multiplex-I/O- & Peripherie-Pin EXT_RSTB (General) |
| 33 | EP | GND | Freiliegendes Thermal- & Masse-Pad (EP) |
PIN 1 VDDA
PowerVersorgungsspannungseingang (VDDA — 3.3V / 5.0V Standard Logic)
Designhinweis: Primary positive power supply input (VDDA) operating in the 3.3V / 5.0V Standard Logic domain (Max rating: 5.5V).
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator
Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 2 Extrahierte Abbildungen)
Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern1. Reales 3D-GehäusemodellREPRESENTATIVE
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
Konforme Pinanordnung (33 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
QFN-32-EP(5x5) · 5.00×5.00mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
IPC-7351B Land Pattern (33 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (2 Abb. · Seite 1/1)
Zeige 1–2 von 2 unbeschnittenen Originalzeichnungen für ESP8285
P25 · p25_fig011591×940px
P25 · p25_fig01P25
Elektrische Spezifikationen & Bauteildetails (ESP8285)
Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)Detaillierte Übersicht:ESP8285 (QFN-32-EP(5x5)) ist ein 32-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 5.00 × 5.00 × 0.85 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und Wi-Fi, SPI, I2C, I2S, RTC/CLK, SWD/JTAG, UART Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
2.4 GHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
5.00 × 5.00 × 0.85 mm (A1=0.03 mm)
Gehäusefamilie: QFN (QFN-32-EP(5x5))
Pinanzahl & RastermaßN / e
32 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
Wi-Fi, SPI, I2C, I2S, RTC/CLK, SWD/JTAG, UART
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Boot-Strapping-Pin-Warnung (MTDI, MTDO, IO0): Keine störenden externen Pull-Ups/Pull-Downs während des Power-On-Resets beschalten.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.
5-Punkte-Industriestandardprüfung
Automatische Geometrie- und Regelprüfung vor dem DateiexportIEEE-315 Symbol33 Pins automatisch nach Bussen gruppiert
IPC-7351B Footprint33 Pads · Raster 0.50mm
IPC-7525 60% LotpastenfensterEPAD 3.70×3.70mm Gitterteilung
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
Praxisverifikation & Ingenieurbewertungen
Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen5.00 PCB Verified
IPC-7351B
Wählen Sie eine andere Gehäusevariante oder Teilenummer aus demselben DatenblattVerwandte Bauteile derselben Chipfamilie — ESP8285 (4)
QFN-32-EP(5x5) · 33P
QFN-32-EP(5x5) · 33P
QFN-32-EP(5x5) · 33P
Mechanische Abmessungen & Land Pattern (QFN-32-EP(5x5))
Aus dem Datenblatt extrahiert & nach IPC-7351B normiertGehäusekörper (D × E)Nominal
5.00 × 5.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.85mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.28 × 0.80 mm
Pins / Gesamt-PadsTopology
33P / 33Pad (QUAD_ROW)
Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)
Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen| Bauteilbezeichner / Ersatz-MPN | Wert / Gehäuse | Funktion & PCB-Layout-Regel |
|---|---|---|
| N/A BOM | Gemäß Applikationsschaltung QFN-32-EP(5x5) | Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten. |
Häufig gestellte technische Fragen (FAQ) — ESP8285 (QFN-32-EP(5x5))
Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-ExportformatenWie lautet die Pinbelegung (Pinout) und Versorgungsspannung des ESP8285 (QFN-32-EP(5x5))?
Das Bauteil ESP8285 von ESPRESSIF im QFN-32-EP(5x5)-Gehäuse besitzt 33 Pins mit einem Rastermaß (Pitch) von 0.50 mm. Wichtige Pins: 1 (VDDA: Versorgungsspannungseingang (VDDA — 3.3V / 5.0V Standard Logic)), 2 (LNA: Multiplex-I/O- & Peripherie-Pin LNA (General)), 3 (VDD3P3: Versorgungsspannungseingang (VDD3P3 — 3.3V / 5.0V Standard Logic)), 4 (VDD3P3: Versorgungsspannungseingang (VDD3P3 — 3.3V / 5.0V Standard Logic)), 5 (VDD_RTC: Versorgungsspannungseingang (VDD_RTC — 3.3V / 5.0V Standard Logic)), 6 (TOUT: Multiplex-I/O- & Peripherie-Pin TOUT (General)).
Welche IPC-7351B Land-Pattern-Abmessungen hat der ESP8285?
Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des ESP8285 (QFN-32-EP(5x5)) 5.00 × 5.00 mm bei einem Pitch e = 0.50 mm und 33 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 3.70 × 3.70 mm mit 60% Pastenfenster nach IPC-7525.
Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für ESP8285 heruntergeladen werden?
Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für ESP8285 (ESPRESSIF, QFN-32-EP(5x5)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.
Statischer Referenzanhang: Pinbelegungstabelle (33 Pins) & ESP8285 VariantenStatische Tabelle aufklappen
| Pin-Nr. | Signalname | Elektrischer Typ | Funktionsbeschreibung & Schaltungshinweise |
|---|---|---|---|
| 1 | VDDA | Power_In | Positiver Versorgungseingang (VDDA) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 2 | LNA | Digital_IO | Signalanschluss LNA (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: LNA. Unterstützte Bus-Schnittstellen: General. |
| 3 | VDD3P3 | Power_In | Positiver Versorgungseingang (VDD3P3) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 4 | VDD3P3 | Power_In | Positiver Versorgungseingang (VDD3P3) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 5 | VDD_RTC | Power_In | Positiver Versorgungseingang (VDD_RTC) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 6 | TOUT | Digital_IO | Signalanschluss TOUT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TOUT. Unterstützte Bus-Schnittstellen: General. |
| 7 | CHIP_EN | Digital_IO | Signalanschluss CHIP_EN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CHIP_EN. Unterstützte Bus-Schnittstellen: General. |
| 8 | XPD_DCDC | Digital_IO | Signalanschluss XPD_DCDC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XPD_DCDC. Unterstützte Bus-Schnittstellen: General. |
| 9 | MTMS | Digital_IO | Signalanschluss MTMS (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: MTMS. Unterstützte Bus-Schnittstellen: SWD/JTAG. |
| 10 | MTDI | Digital_IO | Signalanschluss MTDI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: MTDI. Unterstützte Bus-Schnittstellen: SWD/JTAG. |
| 11 | VDDPST | Power_In | Positiver Versorgungseingang (VDDPST) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 12 | MTCK | Digital_IO | Signalanschluss MTCK (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: MTCK. Unterstützte Bus-Schnittstellen: SWD/JTAG. |
| 13 | MTDO | Digital_IO | Signalanschluss MTDO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: MTDO. Unterstützte Bus-Schnittstellen: SWD/JTAG. |
| 14 | IO2 | Digital_IO | Signalanschluss IO2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: IO2. Unterstützte Bus-Schnittstellen: General. |
| 15 | IO0 | Digital_IO | Signalanschluss IO0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: IO0. Unterstützte Bus-Schnittstellen: General. |
| 16 | IO4 | Digital_IO | Signalanschluss IO4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: IO4. Unterstützte Bus-Schnittstellen: General. |
| 17 | VDDPST | Power_In | Positiver Versorgungseingang (VDDPST) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 18 | SD_DATA_2 | Digital_IO | Signalanschluss SD_DATA_2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SD_DATA_2. Unterstützte Bus-Schnittstellen: General. |
| 19 | SD_DATA_3 | Digital_IO | Signalanschluss SD_DATA_3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SD_DATA_3. Unterstützte Bus-Schnittstellen: General. |
| 20 | SD_CMD | Digital_IO | Signalanschluss SD_CMD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SD_CMD. Unterstützte Bus-Schnittstellen: General. |
| 21 | SD_CLK | Digital_IO | Signalanschluss SD_CLK (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SD_CLK. Unterstützte Bus-Schnittstellen: General. |
| 22 | SD_DATA_0 | Digital_IO | Signalanschluss SD_DATA_0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SD_DATA_0. Unterstützte Bus-Schnittstellen: General. |
| 23 | SD_DATA_1 | Digital_IO | Signalanschluss SD_DATA_1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SD_DATA_1. Unterstützte Bus-Schnittstellen: General. |
| 24 | GPIO5 | Digital_IO | Signalanschluss GPIO5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO5. Unterstützte Bus-Schnittstellen: General. |
| 25 | U0RXD | Digital_IO | Signalanschluss U0RXD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: U0RXD. Unterstützte Bus-Schnittstellen: UART. |
| 26 | U0TXD | Digital_IO | Signalanschluss U0TXD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: U0TXD. Unterstützte Bus-Schnittstellen: UART. |
| 27 | XTAL_OUT | Digital_IO | Signalanschluss XTAL_OUT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XTAL_OUT. Unterstützte Bus-Schnittstellen: RTC/CLK. |
| 28 | XTAL_IN | Digital_IO | Signalanschluss XTAL_IN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XTAL_IN. Unterstützte Bus-Schnittstellen: RTC/CLK. |
| 29 | VDDD | Power_In | Positiver Versorgungseingang (VDDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 30 | VDDA | Power_In | Positiver Versorgungseingang (VDDA) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 31 | RES12K | Digital_IO | Signalanschluss RES12K (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RES12K. Unterstützte Bus-Schnittstellen: General. |
| 32 | EXT_RSTB | Digital_IO | Signalanschluss EXT_RSTB (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: EXT_RSTB. Unterstützte Bus-Schnittstellen: General. |
| 33 | EP | GND | Freiliegendes Boden-Wärmeleitpad (EP) zur primären Wärmeableitung in die Leiterplatte sowie als niederinduktiver 0V-Masserückleiter. |