ChipDocs.org
⌘K
2284 부품PDF 업로드
USB2503A-HZH (QFN-48-EP(7x7)) — Symbol, Footprint IPC-7351B & 3D STEP Model

USB2503A-HZH

MICROCHIPID: C633593QFN-48-EP(7x7) · 49 핀 · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 동기화 크로스 프로브 모드 (CROSS-PROBE)핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
1. 회로도 심볼
U1 · USB2503A-HZH (QFN-48-EP(7x7))1VDDA332USBDP03COMPOUND4MTT_ENABLE5HS_DISABLE6Reserved7VDDA338USBDP29USBDN210VSS11USBDN312USBDP313VDDA3314PRTPWER315OCS3_N16PRTPWR217GR3/PRT_DIS018PRTPWR_POL19GR2/NON_REM120GANG_EN21GR1/NON_REM022VSS23VDD1824TEST025SDA/SMBDATA49EP48VSS47RBIAS46ATEST/REG_EN45VDDA33PLL44VDDA18PLL43XTAL1/CLKIN42XTAL241VSS40VDD1839VDD33CR38VSS37RESET_N36TEST135CLKIN_EN34OCS1_N33PRTPWR132OCS2_N31VDD1830VSS29VBUS_DET28SELF_PWR27CFG_SEL126SCL/SMBCLK/CGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.838.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1mm
2. 2D 풋프린트
12345678910111213141516171819202122232425262728293031323334353637383940414243444546474849E=7.00mm · Pitch e=0.50mmD=7.00mm-6-5-4-3-2-101234566543210-1-2-3-4-5-6mm
3. 3D CAD 모델
패키지 외형: 7.00mm × 7.00mm · 피치: 0.50mm · 눈금자 간격: 1.00mm동기화 <100ms

동기화된 핀아웃 (Symbol / 2D / 3D) (49/49)

핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
핀기호유형기능 설명 (KO)
1VDDA33Power전원 공급 입력 핀 (VDDA33 — 3.3V / 5.0V Standard Logic)
2USBDP0I/O다중화 I/O 및 주변장치 핀 USBDP0 (USB)
3COMPOUNDI/O다중화 I/O 및 주변장치 핀 COMPOUND (General)
4MTT_ENABLEI/O다중화 I/O 및 주변장치 핀 MTT_ENABLE (General)
5HS_DISABLEI/O다중화 I/O 및 주변장치 핀 HS_DISABLE (General)
6ReservedI/O다중화 I/O 및 주변장치 핀 Reserved (General)
7VDDA33Power전원 공급 입력 핀 (VDDA33 — 3.3V / 5.0V Standard Logic)
8USBDP2I/O다중화 I/O 및 주변장치 핀 USBDP2 (USB)
9USBDN2I/O다중화 I/O 및 주변장치 핀 USBDN2 (USB)
10VSSGND접지 기준 핀 (VSS)
11USBDN3I/O다중화 I/O 및 주변장치 핀 USBDN3 (USB)
12USBDP3I/O다중화 I/O 및 주변장치 핀 USBDP3 (USB)
13VDDA33Power전원 공급 입력 핀 (VDDA33 — 3.3V / 5.0V Standard Logic)
14PRTPWER3I/O다중화 I/O 및 주변장치 핀 PRTPWER3 (General)
15OCS3_NI/O다중화 I/O 및 주변장치 핀 OCS3_N (General)
16PRTPWR2I/O다중화 I/O 및 주변장치 핀 PRTPWR2 (General)
17GR3/PRT_DIS0I/O다중화 I/O 및 주변장치 핀 GR3/PRT_DIS0 (General)
18PRTPWR_POLI/O다중화 I/O 및 주변장치 핀 PRTPWR_POL (General)
19GR2/NON_REM1I/O다중화 I/O 및 주변장치 핀 GR2/NON_REM1 (General)
20GANG_ENI/O다중화 I/O 및 주변장치 핀 GANG_EN (General)
21GR1/NON_REM0I/O다중화 I/O 및 주변장치 핀 GR1/NON_REM0 (General)
22VSSGND접지 기준 핀 (VSS)
23VDD18Power전원 공급 입력 핀 (VDD18 — 3.3V / 5.0V Standard Logic)
24TEST0I/O다중화 I/O 및 주변장치 핀 TEST0 (General)
25SDA/SMBDATAI/O다중화 I/O 및 주변장치 핀 SDA/SMBDATA (I2C)
26SCL/SMBCLK/CFG_SEL0I/O다중화 I/O 및 주변장치 핀 SCL/SMBCLK/CFG_SEL0 (I2C)
27CFG_SEL1I/O다중화 I/O 및 주변장치 핀 CFG_SEL1 (General)
28SELF_PWRI/O다중화 I/O 및 주변장치 핀 SELF_PWR (General)
29VBUS_DETPower전원 공급 입력 핀 (VBUS_DET — 3.3V / 5.0V Standard Logic)
30VSSGND접지 기준 핀 (VSS)
31VDD18Power전원 공급 입력 핀 (VDD18 — 3.3V / 5.0V Standard Logic)
32OCS2_NI/O다중화 I/O 및 주변장치 핀 OCS2_N (General)
33PRTPWR1I/O다중화 I/O 및 주변장치 핀 PRTPWR1 (General)
34OCS1_NI/O다중화 I/O 및 주변장치 핀 OCS1_N (General)
35CLKIN_ENI/O다중화 I/O 및 주변장치 핀 CLKIN_EN (General)
36TEST1I/O다중화 I/O 및 주변장치 핀 TEST1 (General)
37RESET_NI시스템 활성화 및 하드웨어 리셋 (RESET_N)
38VSSGND접지 기준 핀 (VSS)
39VDD33CRPower전원 공급 입력 핀 (VDD33CR — 3.3V / 5.0V Standard Logic)
40VDD18Power전원 공급 입력 핀 (VDD18 — 3.3V / 5.0V Standard Logic)
41VSSGND접지 기준 핀 (VSS)
42XTAL2I/O다중화 I/O 및 주변장치 핀 XTAL2 (RTC/CLK)
43XTAL1/CLKINI/O다중화 I/O 및 주변장치 핀 XTAL1/CLKIN (RTC/CLK)
44VDDA18PLLPower전원 공급 입력 핀 (VDDA18PLL — 3.3V / 5.0V Standard Logic)
45VDDA33PLLPower전원 공급 입력 핀 (VDDA33PLL — 3.3V / 5.0V Standard Logic)
46ATEST/REG_ENI/O다중화 I/O 및 주변장치 핀 ATEST/REG_EN (General)
47RBIASI/O다중화 I/O 및 주변장치 핀 RBIAS (General)
48VSSGND접지 기준 핀 (VSS)
49EPGND노출형 방열 패드 및 접지 (EP)
PIN 1 VDDA33
Power
전원 공급 입력 핀 (VDDA33 — 3.3V / 5.0V Standard Logic)
설계 권장 사항: Primary positive power supply input (VDDA33) operating in the 3.3V / 5.0V Standard Logic domain (Max rating: 5.5V).
IPC-7351B 솔더 밀도 및 스팬 C/G/Z 설정

데이터시트 PDF 직접 보기 & 기술 도면 갤러리 (6 표준 도면 + 5 추출 도면)

원본 PDF 문서를 직접 보거나 도면을 클릭하여 전체 화면으로 확대하세요
새 창에서 PDF 열기 ↗PDF 데이터시트 읽기 (.pdf)
PDF VIEWER공식 제조사 데이터시트: USB2503A-HZH (MICROCHIP · QFN-48-EP(7x7))
아래 임베디드 PDF 뷰어 내에서 스크롤, 검색(Ctrl+F) 및 확대 가능
1. 실제 3D 패키지 모델REPRESENTATIVE
USB2503A-HZH (QFN-48-EP(7x7)) - 1. 실제 3D 패키지 모델
정밀 3D 솔리드 바디확대 ›
2. 표준 핀아웃 (상면도)CLEANROOM PINOUT
USB2503A-HZH (QFN-48-EP(7x7)) - 2. 표준 핀아웃 (상면도)
정규 패키지 핀 배치 (49 핀)확대 ›
3. 원본 데이터시트 핀아웃PDF PINOUT
USB2503A-HZH (QFN-48-EP(7x7)) - 3. 원본 데이터시트 핀아웃
자르지 않은 원본 핀 다이어그램확대 ›
4. 패키지 외형 치수 (D×E×A)PACKAGE DIMENSIONS
USB2503A-HZH (QFN-48-EP(7x7)) - 4. 패키지 외형 치수 (D×E×A)
QFN-48-EP(7x7) · 7.00×7.00mm · 피치 0.50mm확대 ›
5. 권장 PCB 풋프린트LAND PATTERN
USB2503A-HZH (QFN-48-EP(7x7)) - 5. 권장 PCB 풋프린트
IPC-7351B 랜드 패턴 (49 Pads)확대 ›
6. 응용 회로도SCHEMATIC
USB2503A-HZH (QFN-48-EP(7x7)) - 6. 응용 회로도
Typical Application Schematic확대 ›
원본 PDF 데이터시트 핀아웃 및 기술 도면 라이브러리 (5개 도면 · 1/1 페이지)
USB2503 제품군의 원본 도면 5개 중 1–5번째 표시 중
P6 · p06_fig01정확한 패키지 일치
USB2503A-HZH (QFN-48-EP(7x7)) — FIGURE 3-1: 3-PORT 48-PIN QFN
FIGURE 3-1: 3-PORT 48-PIN QFN
P1 · p01_fig01377×200px
USB2503A-HZH (QFN-48-EP(7x7)) — Integrated USB 2.0 Compatible 3-Port Hub
Integrated USB 2.0 Compatible 3-Port Hub
P6 · p06_fig01P6
USB2503A-HZH (QFN-48-EP(7x7)) — Datasheet Page 6 (p06_fig01)
Datasheet Page 6 (p06_fig01)
P35 · p35_fig011777×2303px
USB2503A-HZH (QFN-48-EP(7x7)) — FIGURE 9-1: 48-PIN QFN PACKAGE OUTLINE (7X7MM BODY - 0.5MM PITCH)
FIGURE 9-1: 48-PIN QFN PACKAGE OUTLINE (7X7MM BODY - 0.5MM PITCH)
P36 · p36_fig011777×2438px
USB2503A-HZH (QFN-48-EP(7x7)) — FIGURE 9-1: 48-PIN QFN PACKAGE OUTLINE (7X7MM BODY - 0.5MM PITCH) (CONTINUED)
FIGURE 9-1: 48-PIN QFN PACKAGE OUTLINE (7X7MM BODY - 0.5MM PITCH) (CONTINUED)

전기적 사양 & 상세 부품 사양 (USB2503A-HZH)

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스 (KO)
표준 전자 부품 및 커넥터
상세 개요:USB2503A-HZH (QFN-48-EP(7x7)) 부품은 48핀 표준 전자 부품 및 커넥터로, 패키지 외형 치수는 7.00 × 7.00 × 0.85 mm (핀 피치 e = 0.50 mm)입니다. 동작 전압 1.8V ~ 5.5V (Theo Datasheet), 동작 온도 -40°C ~ +85°C (Industrial Grade) 및 USB, I2C, RTC/CLK 인터페이스를 지원합니다.
동작 전원 전압 범위V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
전원 핀 2mm 이내에 100nF + 10µF X7R 디커플링 커패시터 배치
동작 주위 온도 범위T_A
-40°C ~ +85°C (Industrial Grade)
산업용 등급; 최대 접합 온도 T_J(max) = +125°C
클럭 및 동작 주파수f_CLK / f_RF
24MHz
PDF 데이터시트 사양표에서 추출됨
정격 전류 및 소비 전력I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
핀당 최대 허용 전류 제한 준수
패키지 외형 치수 (D × E × A)D × E × A
7.00 × 7.00 × 0.85 mm (A1=0.03 mm)
패키지 패밀리: QFN (QFN-48-EP(7x7))
핀 수 및 리드 피치N / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 중심간 거리 (Span C) 정규화
내장 주변장치 인터페이스Buses
USB, I2C, RTC/CLK
회로도 심볼·2D 풋프린트·3D 모델 4방향 동기화
리플로우 및 습기 민감도IPC / MSL
IPC-7351B Level B | J-STD-020 (최대 260°C) | MSL-3
방열 패드(EPAD) 60% 분할 스텐실 개구 적용
엔지니어링 안전 경고: SMT 실장 전 실크스크린 1번 핀 챔퍼 방향을 반드시 확인하십시오.
엔지니어링 안전 경고: 방열 패드는 Ø0.3mm 써멀 비아 그리드를 통해 내층 GND 플레인에 연결하십시오.

5개 산업 표준 검증

파일 내보내기 전 자동 기하학/전기적 검증
5/5 전체 통과
IEEE-315 심볼49 개 핀 자동 버스 그룹화
OK
IPC-7351B 풋프린트49 개 패드 · 피치 0.50mm
OK
IPC-7525 60% 솔더 페이스트 개구율EPAD 5.30×5.30mm 윈도우 그리드
OK
DFM 제조 규칙 (JLCPCB / PCBWay)최소 패드 간격: 0.25mm
OK
3D STEP AP214 & GLB좌표 원점 일치 (0,0,0)
OK

실물 하드웨어 검증 & 기술 리뷰

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스
5.00 PCB Verified

기계적 치수 및 랜드 패턴 (QFN-48-EP(7x7))

데이터시트에서 추출 및 IPC-7351B 표준화 완료
mm
패키지 본체 (D × E)Nominal
7.00 × 7.00 mm
높이 (A) & 피치 (e)IPC-7351B
A=0.85mm · e=0.50mm
패드 크기 (W × L)Level B
0.28 × 0.85 mm
핀 수 / 총 패드 수Topology
49P / 49Pad (QUAD_ROW)

권장 주변 부품 BOM 및 핀 호환 대체품 (Drop-in)

표준 응용 회로용 수동 부품 및 1:1 핀 호환 대체 부품 목록
DFM READY
부품 기호 / 대체 품번값 / 패키지역할 및 PCB 배치 규칙 (Layout Rule)
N/A
BOM
응용 회로 기준
QFN-48-EP(7x7)
정격 부하 전류에 맞는 배선 폭을 확보하고 IPC-2221 전기적 절연 간격을 준수하세요.

기술 자주 묻는 질문 (FAQ) — USB2503A-HZH (QFN-48-EP(7x7))

핀아웃, IPC-7351B 랜드 패턴 치수 및 CAD 내보내기 포맷 빠른 안내
IPC-7351B / IEEE-315

USB2503A-HZH (QFN-48-EP(7x7))의 핀아웃(Pinout) 및 전원 전압 사양은 어떻게 되나요?

MICROCHIP에서 제조한 USB2503A-HZH(QFN-48-EP(7x7) 패키지)은 핀 피치 0.50 mm의 49핀 소자입니다. 주요 핀 구성: 1 (VDDA33: 전원 공급 입력 핀 (VDDA33 — 3.3V / 5.0V Standard Logic)), 2 (USBDP0: 다중화 I/O 및 주변장치 핀 USBDP0 (USB)), 3 (COMPOUND: 다중화 I/O 및 주변장치 핀 COMPOUND (General)), 4 (MTT_ENABLE: 다중화 I/O 및 주변장치 핀 MTT_ENABLE (General)), 5 (HS_DISABLE: 다중화 I/O 및 주변장치 핀 HS_DISABLE (General)), 6 (Reserved: 다중화 I/O 및 주변장치 핀 Reserved (General)).

USB2503A-HZH의 IPC-7351B 표준 PCB 풋프린트 규격 치수는 얼마인가요?

데이터시트 기계 도면 및 IPC-7351B Level B(표준 밀도)에 따라 USB2503A-HZH(QFN-48-EP(7x7)) 본체 크기는 7.00 × 7.00 mm, 피치 e = 0.50 mm이며 총 49개의 구리 패드로 구성됩니다 (중앙 방열 패드 EPAD 5.30 × 5.30 mm, IPC-7525 60% 스텐실 창 적용).

USB2503A-HZH용 KiCad(.kicad_mod, .kicad_sym), Fusion 360(.lbr) 및 3D STEP 모델은 어디서 다운로드할 수 있나요?

이 페이지에서 CERN-OHL-P-2.0 오픈 하드웨어 라이선스에 따라 검증된 USB2503A-HZH(MICROCHIP, QFN-48-EP(7x7))의 KiCad 8 풋프린트 및 기호, Autodesk Fusion 360 / Eagle(.lbr), 3D STEP AP214 & WebGL GLB 패키지를 무료로 즉시 다운로드할 수 있습니다.

정적 참조 부록: 핀아웃 테이블 (49 핀) 및 USB2503 제품군 변형정적 표 펼치기
핀 번호 (Pin #)신호명 (Signal Name)전기적 유형 (Type)기능 설명 및 회로 설계 유의사항
1VDDA33Power_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDDA33, 최대 정격: 5.5V)입니다.
2USBDP0Digital_IO신호 단자 USBDP0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): USBDP0. 지원 버스 프로토콜: USB.
3COMPOUNDDigital_IO신호 단자 COMPOUND (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): COMPOUND. 지원 버스 프로토콜: General.
4MTT_ENABLEDigital_IO신호 단자 MTT_ENABLE (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): MTT_ENABLE. 지원 버스 프로토콜: General.
5HS_DISABLEDigital_IO신호 단자 HS_DISABLE (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): HS_DISABLE. 지원 버스 프로토콜: General.
6ReservedDigital_IO신호 단자 Reserved (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): Reserved. 지원 버스 프로토콜: General.
7VDDA33Power_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDDA33, 최대 정격: 5.5V)입니다.
8USBDP2Digital_IO신호 단자 USBDP2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): USBDP2. 지원 버스 프로토콜: USB.
9USBDN2Digital_IO신호 단자 USBDN2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): USBDN2. 지원 버스 프로토콜: USB.
10VSSGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (VSS)입니다.
11USBDN3Digital_IO신호 단자 USBDN3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): USBDN3. 지원 버스 프로토콜: USB.
12USBDP3Digital_IO신호 단자 USBDP3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): USBDP3. 지원 버스 프로토콜: USB.
13VDDA33Power_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDDA33, 최대 정격: 5.5V)입니다.
14PRTPWER3Digital_IO신호 단자 PRTPWER3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PRTPWER3. 지원 버스 프로토콜: General.
15OCS3_NDigital_IO신호 단자 OCS3_N (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): OCS3_N. 지원 버스 프로토콜: General.
16PRTPWR2Digital_IO신호 단자 PRTPWR2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PRTPWR2. 지원 버스 프로토콜: General.
17GR3/PRT_DIS0Digital_IO신호 단자 GR3/PRT_DIS0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): GR3/PRT_DIS0. 지원 버스 프로토콜: General.
18PRTPWR_POLDigital_IO신호 단자 PRTPWR_POL (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PRTPWR_POL. 지원 버스 프로토콜: General.
19GR2/NON_REM1Digital_IO신호 단자 GR2/NON_REM1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): GR2/NON_REM1. 지원 버스 프로토콜: General.
20GANG_ENDigital_IO신호 단자 GANG_EN (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): GANG_EN. 지원 버스 프로토콜: General.
21GR1/NON_REM0Digital_IO신호 단자 GR1/NON_REM0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): GR1/NON_REM0. 지원 버스 프로토콜: General.
22VSSGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (VSS)입니다.
23VDD18Power_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD18, 최대 정격: 5.5V)입니다.
24TEST0Digital_IO신호 단자 TEST0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TEST0. 지원 버스 프로토콜: General.
25SDA/SMBDATADigital_IO신호 단자 SDA/SMBDATA (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): SDA/SMBDATA. 지원 버스 프로토콜: I2C.
26SCL/SMBCLK/CFG_SEL0Digital_IO신호 단자 SCL/SMBCLK/CFG_SEL0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): SCL/SMBCLK/CFG_SEL0. 지원 버스 프로토콜: I2C.
27CFG_SEL1Digital_IO신호 단자 CFG_SEL1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): CFG_SEL1. 지원 버스 프로토콜: General.
28SELF_PWRDigital_IO신호 단자 SELF_PWR (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): SELF_PWR. 지원 버스 프로토콜: General.
29VBUS_DETPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VBUS_DET, 최대 정격: 5.5V)입니다.
30VSSGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (VSS)입니다.
31VDD18Power_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD18, 최대 정격: 5.5V)입니다.
32OCS2_NDigital_IO신호 단자 OCS2_N (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): OCS2_N. 지원 버스 프로토콜: General.
33PRTPWR1Digital_IO신호 단자 PRTPWR1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PRTPWR1. 지원 버스 프로토콜: General.
34OCS1_NDigital_IO신호 단자 OCS1_N (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): OCS1_N. 지원 버스 프로토콜: General.
35CLKIN_ENDigital_IO신호 단자 CLKIN_EN (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): CLKIN_EN. 지원 버스 프로토콜: General.
36TEST1Digital_IO신호 단자 TEST1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TEST1. 지원 버스 프로토콜: General.
37RESET_NDigital_IO로우 액티브 하드웨어 리셋 단자 (RESET_N): Low로 당기면 코어 및 모든 주변장치가 초기화됩니다.
38VSSGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (VSS)입니다.
39VDD33CRPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD33CR, 최대 정격: 5.5V)입니다.
40VDD18Power_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD18, 최대 정격: 5.5V)입니다.
41VSSGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (VSS)입니다.
42XTAL2Digital_IO신호 단자 XTAL2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): XTAL2. 지원 버스 프로토콜: RTC/CLK.
43XTAL1/CLKINDigital_IO신호 단자 XTAL1/CLKIN (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): XTAL1/CLKIN. 지원 버스 프로토콜: RTC/CLK.
44VDDA18PLLPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDDA18PLL, 최대 정격: 5.5V)입니다.
45VDDA33PLLPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDDA33PLL, 최대 정격: 5.5V)입니다.
46ATEST/REG_ENDigital_IO신호 단자 ATEST/REG_EN (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): ATEST/REG_EN. 지원 버스 프로토콜: General.
47RBIASDigital_IO신호 단자 RBIAS (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RBIAS. 지원 버스 프로토콜: General.
48VSSGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (VSS)입니다.
49EPGND패키지 하단 노출 방열 패드 (EP)로, 주요 열 방출 경로와 저인덕턴스 0V 접지 귀환 경로를 제공합니다.
탐색부품패키지제조사업로드