ChipDocs.org
⌘K
2284 部品PDFアップロード
USB2503A-HZH (QFN-48-EP(7x7)) — Symbol, Footprint IPC-7351B & 3D STEP Model

USB2503A-HZH

MICROCHIPID: C633593QFN-48-EP(7x7) · 49 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · USB2503A-HZH (QFN-48-EP(7x7))1VDDA332USBDP03COMPOUND4MTT_ENABLE5HS_DISABLE6Reserved7VDDA338USBDP29USBDN210VSS11USBDN312USBDP313VDDA3314PRTPWER315OCS3_N16PRTPWR217GR3/PRT_DIS018PRTPWR_POL19GR2/NON_REM120GANG_EN21GR1/NON_REM022VSS23VDD1824TEST025SDA/SMBDATA49EP48VSS47RBIAS46ATEST/REG_EN45VDDA33PLL44VDDA18PLL43XTAL1/CLKIN42XTAL241VSS40VDD1839VDD33CR38VSS37RESET_N36TEST135CLKIN_EN34OCS1_N33PRTPWR132OCS2_N31VDD1830VSS29VBUS_DET28SELF_PWR27CFG_SEL126SCL/SMBCLK/CGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.838.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1mm
2. 2Dフットプリント
12345678910111213141516171819202122232425262728293031323334353637383940414243444546474849E=7.00mm · Pitch e=0.50mmD=7.00mm-6-5-4-3-2-101234566543210-1-2-3-4-5-6mm
3. 3Dモデル
パッケージ外形: 7.00mm × 7.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (49/49)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1VDDA33Power電源供給入力 (VDDA33 — 3.3V / 5.0V Standard Logic)
2USBDP0I/OマルチプレクスI/O・ペリフェラル端子 USBDP0 (USB)
3COMPOUNDI/OマルチプレクスI/O・ペリフェラル端子 COMPOUND (General)
4MTT_ENABLEI/OマルチプレクスI/O・ペリフェラル端子 MTT_ENABLE (General)
5HS_DISABLEI/OマルチプレクスI/O・ペリフェラル端子 HS_DISABLE (General)
6ReservedI/OマルチプレクスI/O・ペリフェラル端子 Reserved (General)
7VDDA33Power電源供給入力 (VDDA33 — 3.3V / 5.0V Standard Logic)
8USBDP2I/OマルチプレクスI/O・ペリフェラル端子 USBDP2 (USB)
9USBDN2I/OマルチプレクスI/O・ペリフェラル端子 USBDN2 (USB)
10VSSGNDグラウンド基準端子 (VSS)
11USBDN3I/OマルチプレクスI/O・ペリフェラル端子 USBDN3 (USB)
12USBDP3I/OマルチプレクスI/O・ペリフェラル端子 USBDP3 (USB)
13VDDA33Power電源供給入力 (VDDA33 — 3.3V / 5.0V Standard Logic)
14PRTPWER3I/OマルチプレクスI/O・ペリフェラル端子 PRTPWER3 (General)
15OCS3_NI/OマルチプレクスI/O・ペリフェラル端子 OCS3_N (General)
16PRTPWR2I/OマルチプレクスI/O・ペリフェラル端子 PRTPWR2 (General)
17GR3/PRT_DIS0I/OマルチプレクスI/O・ペリフェラル端子 GR3/PRT_DIS0 (General)
18PRTPWR_POLI/OマルチプレクスI/O・ペリフェラル端子 PRTPWR_POL (General)
19GR2/NON_REM1I/OマルチプレクスI/O・ペリフェラル端子 GR2/NON_REM1 (General)
20GANG_ENI/OマルチプレクスI/O・ペリフェラル端子 GANG_EN (General)
21GR1/NON_REM0I/OマルチプレクスI/O・ペリフェラル端子 GR1/NON_REM0 (General)
22VSSGNDグラウンド基準端子 (VSS)
23VDD18Power電源供給入力 (VDD18 — 3.3V / 5.0V Standard Logic)
24TEST0I/OマルチプレクスI/O・ペリフェラル端子 TEST0 (General)
25SDA/SMBDATAI/OマルチプレクスI/O・ペリフェラル端子 SDA/SMBDATA (I2C)
26SCL/SMBCLK/CFG_SEL0I/OマルチプレクスI/O・ペリフェラル端子 SCL/SMBCLK/CFG_SEL0 (I2C)
27CFG_SEL1I/OマルチプレクスI/O・ペリフェラル端子 CFG_SEL1 (General)
28SELF_PWRI/OマルチプレクスI/O・ペリフェラル端子 SELF_PWR (General)
29VBUS_DETPower電源供給入力 (VBUS_DET — 3.3V / 5.0V Standard Logic)
30VSSGNDグラウンド基準端子 (VSS)
31VDD18Power電源供給入力 (VDD18 — 3.3V / 5.0V Standard Logic)
32OCS2_NI/OマルチプレクスI/O・ペリフェラル端子 OCS2_N (General)
33PRTPWR1I/OマルチプレクスI/O・ペリフェラル端子 PRTPWR1 (General)
34OCS1_NI/OマルチプレクスI/O・ペリフェラル端子 OCS1_N (General)
35CLKIN_ENI/OマルチプレクスI/O・ペリフェラル端子 CLKIN_EN (General)
36TEST1I/OマルチプレクスI/O・ペリフェラル端子 TEST1 (General)
37RESET_NIシステムイネーブル・ハードウェアリセット (RESET_N)
38VSSGNDグラウンド基準端子 (VSS)
39VDD33CRPower電源供給入力 (VDD33CR — 3.3V / 5.0V Standard Logic)
40VDD18Power電源供給入力 (VDD18 — 3.3V / 5.0V Standard Logic)
41VSSGNDグラウンド基準端子 (VSS)
42XTAL2I/OマルチプレクスI/O・ペリフェラル端子 XTAL2 (RTC/CLK)
43XTAL1/CLKINI/OマルチプレクスI/O・ペリフェラル端子 XTAL1/CLKIN (RTC/CLK)
44VDDA18PLLPower電源供給入力 (VDDA18PLL — 3.3V / 5.0V Standard Logic)
45VDDA33PLLPower電源供給入力 (VDDA33PLL — 3.3V / 5.0V Standard Logic)
46ATEST/REG_ENI/OマルチプレクスI/O・ペリフェラル端子 ATEST/REG_EN (General)
47RBIASI/OマルチプレクスI/O・ペリフェラル端子 RBIAS (General)
48VSSGNDグラウンド基準端子 (VSS)
49EPGND露出サーマルパッド・グラウンド (EP)
PIN 1 VDDA33
Power
電源供給入力 (VDDA33 — 3.3V / 5.0V Standard Logic)
設計上の注意点: Primary positive power supply input (VDDA33) operating in the 3.3V / 5.0V Standard Logic domain (Max rating: 5.5V).
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 5 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: USB2503A-HZH (MICROCHIP · QFN-48-EP(7x7))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
USB2503A-HZH (QFN-48-EP(7x7)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
USB2503A-HZH (QFN-48-EP(7x7)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (49ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
USB2503A-HZH (QFN-48-EP(7x7)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
USB2503A-HZH (QFN-48-EP(7x7)) - 4. パッケージ外形寸法図 (D×E×A)
QFN-48-EP(7x7) · 7.00×7.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
USB2503A-HZH (QFN-48-EP(7x7)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (49 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
USB2503A-HZH (QFN-48-EP(7x7)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (5 点 · 1/1 ページ)
USB2503 シリーズの切り抜きなし原本図面 5 点中 1–5 点目を表示
P6 · p06_fig01パッケージ完全一致
USB2503A-HZH (QFN-48-EP(7x7)) — FIGURE 3-1: 3-PORT 48-PIN QFN
FIGURE 3-1: 3-PORT 48-PIN QFN
P1 · p01_fig01377×200px
USB2503A-HZH (QFN-48-EP(7x7)) — Integrated USB 2.0 Compatible 3-Port Hub
Integrated USB 2.0 Compatible 3-Port Hub
P6 · p06_fig01P6
USB2503A-HZH (QFN-48-EP(7x7)) — Datasheet Page 6 (p06_fig01)
Datasheet Page 6 (p06_fig01)
P35 · p35_fig011777×2303px
USB2503A-HZH (QFN-48-EP(7x7)) — FIGURE 9-1: 48-PIN QFN PACKAGE OUTLINE (7X7MM BODY - 0.5MM PITCH)
FIGURE 9-1: 48-PIN QFN PACKAGE OUTLINE (7X7MM BODY - 0.5MM PITCH)
P36 · p36_fig011777×2438px
USB2503A-HZH (QFN-48-EP(7x7)) — FIGURE 9-1: 48-PIN QFN PACKAGE OUTLINE (7X7MM BODY - 0.5MM PITCH) (CONTINUED)
FIGURE 9-1: 48-PIN QFN PACKAGE OUTLINE (7X7MM BODY - 0.5MM PITCH) (CONTINUED)

電気仕様 & 部品詳細スペック (USB2503A-HZH)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:USB2503A-HZH (QFN-48-EP(7x7)) は 48 ピンの標準電子部品・コネクタで、パッケージ外形は 7.00 × 7.00 × 0.85 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、USB, I2C, RTC/CLK インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
24MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
7.00 × 7.00 × 0.85 mm (A1=0.03 mm)
パッケージ系列: QFN (QFN-48-EP(7x7))
ピン数・リードピッチN / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB, I2C, RTC/CLK
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル49 ピン自動バス分類
OK
IPC-7351B フットプリント49 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口EPAD 5.30×5.30mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (QFN-48-EP(7x7))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
7.00 × 7.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.85mm · e=0.50mm
パッド寸法 (W × L)Level B
0.28 × 0.85 mm
ピン数 / 総パッド数Topology
49P / 49Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
QFN-48-EP(7x7)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — USB2503A-HZH (QFN-48-EP(7x7))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

USB2503A-HZH (QFN-48-EP(7x7)) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 USB2503A-HZH (QFN-48-EP(7x7) パッケージ) は全 49 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (VDDA33: 電源供給入力 (VDDA33 — 3.3V / 5.0V Standard Logic)), 2 (USBDP0: マルチプレクスI/O・ペリフェラル端子 USBDP0 (USB)), 3 (COMPOUND: マルチプレクスI/O・ペリフェラル端子 COMPOUND (General)), 4 (MTT_ENABLE: マルチプレクスI/O・ペリフェラル端子 MTT_ENABLE (General)), 5 (HS_DISABLE: マルチプレクスI/O・ペリフェラル端子 HS_DISABLE (General)), 6 (Reserved: マルチプレクスI/O・ペリフェラル端子 Reserved (General))。

USB2503A-HZH の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、USB2503A-HZH (QFN-48-EP(7x7)) の本体外形は 7.00 × 7.00 mm、ピッチ e = 0.50 mm、合計 49 パッドで構成されています（中央放熱パッド EPAD 5.30 × 5.30 mm、IPC-7525 60% 開口ペーストマスク付き）。

USB2503A-HZH の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの USB2503A-HZH (MICROCHIP, QFN-48-EP(7x7)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (49 ピン) & USB2503 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1VDDA33Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDA33、最大定格: 5.5V) です。
2USBDP0Digital_IO信号端子 USBDP0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: USBDP0。対応バス/インターフェース: USB。
3COMPOUNDDigital_IO信号端子 COMPOUND（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: COMPOUND。対応バス/インターフェース: General。
4MTT_ENABLEDigital_IO信号端子 MTT_ENABLE（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MTT_ENABLE。対応バス/インターフェース: General。
5HS_DISABLEDigital_IO信号端子 HS_DISABLE（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: HS_DISABLE。対応バス/インターフェース: General。
6ReservedDigital_IO信号端子 Reserved（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: Reserved。対応バス/インターフェース: General。
7VDDA33Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDA33、最大定格: 5.5V) です。
8USBDP2Digital_IO信号端子 USBDP2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: USBDP2。対応バス/インターフェース: USB。
9USBDN2Digital_IO信号端子 USBDN2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: USBDN2。対応バス/インターフェース: USB。
10VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
11USBDN3Digital_IO信号端子 USBDN3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: USBDN3。対応バス/インターフェース: USB。
12USBDP3Digital_IO信号端子 USBDP3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: USBDP3。対応バス/インターフェース: USB。
13VDDA33Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDA33、最大定格: 5.5V) です。
14PRTPWER3Digital_IO信号端子 PRTPWER3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PRTPWER3。対応バス/インターフェース: General。
15OCS3_NDigital_IO信号端子 OCS3_N（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: OCS3_N。対応バス/インターフェース: General。
16PRTPWR2Digital_IO信号端子 PRTPWR2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PRTPWR2。対応バス/インターフェース: General。
17GR3/PRT_DIS0Digital_IO信号端子 GR3/PRT_DIS0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GR3/PRT_DIS0。対応バス/インターフェース: General。
18PRTPWR_POLDigital_IO信号端子 PRTPWR_POL（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PRTPWR_POL。対応バス/インターフェース: General。
19GR2/NON_REM1Digital_IO信号端子 GR2/NON_REM1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GR2/NON_REM1。対応バス/インターフェース: General。
20GANG_ENDigital_IO信号端子 GANG_EN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GANG_EN。対応バス/インターフェース: General。
21GR1/NON_REM0Digital_IO信号端子 GR1/NON_REM0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GR1/NON_REM0。対応バス/インターフェース: General。
22VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
23VDD18Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD18、最大定格: 5.5V) です。
24TEST0Digital_IO信号端子 TEST0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TEST0。対応バス/インターフェース: General。
25SDA/SMBDATADigital_IO信号端子 SDA/SMBDATA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SDA/SMBDATA。対応バス/インターフェース: I2C。
26SCL/SMBCLK/CFG_SEL0Digital_IO信号端子 SCL/SMBCLK/CFG_SEL0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SCL/SMBCLK/CFG_SEL0。対応バス/インターフェース: I2C。
27CFG_SEL1Digital_IO信号端子 CFG_SEL1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CFG_SEL1。対応バス/インターフェース: General。
28SELF_PWRDigital_IO信号端子 SELF_PWR（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SELF_PWR。対応バス/インターフェース: General。
29VBUS_DETPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VBUS_DET、最大定格: 5.5V) です。
30VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
31VDD18Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD18、最大定格: 5.5V) です。
32OCS2_NDigital_IO信号端子 OCS2_N（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: OCS2_N。対応バス/インターフェース: General。
33PRTPWR1Digital_IO信号端子 PRTPWR1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PRTPWR1。対応バス/インターフェース: General。
34OCS1_NDigital_IO信号端子 OCS1_N（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: OCS1_N。対応バス/インターフェース: General。
35CLKIN_ENDigital_IO信号端子 CLKIN_EN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CLKIN_EN。対応バス/インターフェース: General。
36TEST1Digital_IO信号端子 TEST1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TEST1。対応バス/インターフェース: General。
37RESET_NDigital_IOローアクティブ・ハードウェアリセット端子 (RESET_N)：Lowに引くことでコアと全ペリフェラルを初期化します。
38VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
39VDD33CRPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD33CR、最大定格: 5.5V) です。
40VDD18Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD18、最大定格: 5.5V) です。
41VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
42XTAL2Digital_IO信号端子 XTAL2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XTAL2。対応バス/インターフェース: RTC/CLK。
43XTAL1/CLKINDigital_IO信号端子 XTAL1/CLKIN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XTAL1/CLKIN。対応バス/インターフェース: RTC/CLK。
44VDDA18PLLPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDA18PLL、最大定格: 5.5V) です。
45VDDA33PLLPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDA33PLL、最大定格: 5.5V) です。
46ATEST/REG_ENDigital_IO信号端子 ATEST/REG_EN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: ATEST/REG_EN。対応バス/インターフェース: General。
47RBIASDigital_IO信号端子 RBIAS（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RBIAS。対応バス/インターフェース: General。
48VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
49EPGNDパッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。
探索部品パッケージメーカーアップロード