ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
USB2503A-HZH (QFN-48-EP(7x7)) — Symbol, Footprint IPC-7351B & 3D STEP Model

USB2503A-HZH

MICROCHIPID: C633593QFN-48-EP(7x7) · 49 Pins · Pitch 0.50mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · USB2503A-HZH (QFN-48-EP(7x7))1VDDA332USBDP03COMPOUND4MTT_ENABLE5HS_DISABLE6Reserved7VDDA338USBDP29USBDN210VSS11USBDN312USBDP313VDDA3314PRTPWER315OCS3_N16PRTPWR217GR3/PRT_DIS018PRTPWR_POL19GR2/NON_REM120GANG_EN21GR1/NON_REM022VSS23VDD1824TEST025SDA/SMBDATA49EP48VSS47RBIAS46ATEST/REG_EN45VDDA33PLL44VDDA18PLL43XTAL1/CLKIN42XTAL241VSS40VDD1839VDD33CR38VSS37RESET_N36TEST135CLKIN_EN34OCS1_N33PRTPWR132OCS2_N31VDD1830VSS29VBUS_DET28SELF_PWR27CFG_SEL126SCL/SMBCLK/CGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.838.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1mm
2. 2D-FOOTPRINT
12345678910111213141516171819202122232425262728293031323334353637383940414243444546474849E=7.00mm · Pitch e=0.50mmD=7.00mm-6-5-4-3-2-101234566543210-1-2-3-4-5-6mm
3. 3D-MODELL
Gehäusekörper: 7.00mm × 7.00mm · Raster: 0.50mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (49/49)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1VDDA33PowerVersorgungsspannungseingang (VDDA33 — 3.3V / 5.0V Standard Logic)
2USBDP0I/OMultiplex-I/O- & Peripherie-Pin USBDP0 (USB)
3COMPOUNDI/OMultiplex-I/O- & Peripherie-Pin COMPOUND (General)
4MTT_ENABLEI/OMultiplex-I/O- & Peripherie-Pin MTT_ENABLE (General)
5HS_DISABLEI/OMultiplex-I/O- & Peripherie-Pin HS_DISABLE (General)
6ReservedI/OMultiplex-I/O- & Peripherie-Pin Reserved (General)
7VDDA33PowerVersorgungsspannungseingang (VDDA33 — 3.3V / 5.0V Standard Logic)
8USBDP2I/OMultiplex-I/O- & Peripherie-Pin USBDP2 (USB)
9USBDN2I/OMultiplex-I/O- & Peripherie-Pin USBDN2 (USB)
10VSSGNDMasseanschluss (VSS)
11USBDN3I/OMultiplex-I/O- & Peripherie-Pin USBDN3 (USB)
12USBDP3I/OMultiplex-I/O- & Peripherie-Pin USBDP3 (USB)
13VDDA33PowerVersorgungsspannungseingang (VDDA33 — 3.3V / 5.0V Standard Logic)
14PRTPWER3I/OMultiplex-I/O- & Peripherie-Pin PRTPWER3 (General)
15OCS3_NI/OMultiplex-I/O- & Peripherie-Pin OCS3_N (General)
16PRTPWR2I/OMultiplex-I/O- & Peripherie-Pin PRTPWR2 (General)
17GR3/PRT_DIS0I/OMultiplex-I/O- & Peripherie-Pin GR3/PRT_DIS0 (General)
18PRTPWR_POLI/OMultiplex-I/O- & Peripherie-Pin PRTPWR_POL (General)
19GR2/NON_REM1I/OMultiplex-I/O- & Peripherie-Pin GR2/NON_REM1 (General)
20GANG_ENI/OMultiplex-I/O- & Peripherie-Pin GANG_EN (General)
21GR1/NON_REM0I/OMultiplex-I/O- & Peripherie-Pin GR1/NON_REM0 (General)
22VSSGNDMasseanschluss (VSS)
23VDD18PowerVersorgungsspannungseingang (VDD18 — 3.3V / 5.0V Standard Logic)
24TEST0I/OMultiplex-I/O- & Peripherie-Pin TEST0 (General)
25SDA/SMBDATAI/OMultiplex-I/O- & Peripherie-Pin SDA/SMBDATA (I2C)
26SCL/SMBCLK/CFG_SEL0I/OMultiplex-I/O- & Peripherie-Pin SCL/SMBCLK/CFG_SEL0 (I2C)
27CFG_SEL1I/OMultiplex-I/O- & Peripherie-Pin CFG_SEL1 (General)
28SELF_PWRI/OMultiplex-I/O- & Peripherie-Pin SELF_PWR (General)
29VBUS_DETPowerVersorgungsspannungseingang (VBUS_DET — 3.3V / 5.0V Standard Logic)
30VSSGNDMasseanschluss (VSS)
31VDD18PowerVersorgungsspannungseingang (VDD18 — 3.3V / 5.0V Standard Logic)
32OCS2_NI/OMultiplex-I/O- & Peripherie-Pin OCS2_N (General)
33PRTPWR1I/OMultiplex-I/O- & Peripherie-Pin PRTPWR1 (General)
34OCS1_NI/OMultiplex-I/O- & Peripherie-Pin OCS1_N (General)
35CLKIN_ENI/OMultiplex-I/O- & Peripherie-Pin CLKIN_EN (General)
36TEST1I/OMultiplex-I/O- & Peripherie-Pin TEST1 (General)
37RESET_NISystemfreigabe & Hardware-Reset (RESET_N)
38VSSGNDMasseanschluss (VSS)
39VDD33CRPowerVersorgungsspannungseingang (VDD33CR — 3.3V / 5.0V Standard Logic)
40VDD18PowerVersorgungsspannungseingang (VDD18 — 3.3V / 5.0V Standard Logic)
41VSSGNDMasseanschluss (VSS)
42XTAL2I/OMultiplex-I/O- & Peripherie-Pin XTAL2 (RTC/CLK)
43XTAL1/CLKINI/OMultiplex-I/O- & Peripherie-Pin XTAL1/CLKIN (RTC/CLK)
44VDDA18PLLPowerVersorgungsspannungseingang (VDDA18PLL — 3.3V / 5.0V Standard Logic)
45VDDA33PLLPowerVersorgungsspannungseingang (VDDA33PLL — 3.3V / 5.0V Standard Logic)
46ATEST/REG_ENI/OMultiplex-I/O- & Peripherie-Pin ATEST/REG_EN (General)
47RBIASI/OMultiplex-I/O- & Peripherie-Pin RBIAS (General)
48VSSGNDMasseanschluss (VSS)
49EPGNDFreiliegendes Thermal- & Masse-Pad (EP)
PIN 1 VDDA33
Power
Versorgungsspannungseingang (VDDA33 — 3.3V / 5.0V Standard Logic)
Designhinweis: Primary positive power supply input (VDDA33) operating in the 3.3V / 5.0V Standard Logic domain (Max rating: 5.5V).
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 5 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: USB2503A-HZH (MICROCHIP · QFN-48-EP(7x7))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
USB2503A-HZH (QFN-48-EP(7x7)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
USB2503A-HZH (QFN-48-EP(7x7)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (49 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
USB2503A-HZH (QFN-48-EP(7x7)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
USB2503A-HZH (QFN-48-EP(7x7)) - 4. Gehäuseabmessungen (D×E×A)
QFN-48-EP(7x7) · 7.00×7.00mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
USB2503A-HZH (QFN-48-EP(7x7)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (49 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
USB2503A-HZH (QFN-48-EP(7x7)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (5 Abb. · Seite 1/1)
Zeige 1–5 von 5 unbeschnittenen Originalzeichnungen für USB2503
P6 · p06_fig01EXAKTES GEHÄUSE
USB2503A-HZH (QFN-48-EP(7x7)) — FIGURE 3-1: 3-PORT 48-PIN QFN
FIGURE 3-1: 3-PORT 48-PIN QFN
P1 · p01_fig01377×200px
USB2503A-HZH (QFN-48-EP(7x7)) — Integrated USB 2.0 Compatible 3-Port Hub
Integrated USB 2.0 Compatible 3-Port Hub
P6 · p06_fig01P6
USB2503A-HZH (QFN-48-EP(7x7)) — Datasheet Page 6 (p06_fig01)
Datasheet Page 6 (p06_fig01)
P35 · p35_fig011777×2303px
USB2503A-HZH (QFN-48-EP(7x7)) — FIGURE 9-1: 48-PIN QFN PACKAGE OUTLINE (7X7MM BODY - 0.5MM PITCH)
FIGURE 9-1: 48-PIN QFN PACKAGE OUTLINE (7X7MM BODY - 0.5MM PITCH)
P36 · p36_fig011777×2438px
USB2503A-HZH (QFN-48-EP(7x7)) — FIGURE 9-1: 48-PIN QFN PACKAGE OUTLINE (7X7MM BODY - 0.5MM PITCH) (CONTINUED)
FIGURE 9-1: 48-PIN QFN PACKAGE OUTLINE (7X7MM BODY - 0.5MM PITCH) (CONTINUED)

Elektrische Spezifikationen & Bauteildetails (USB2503A-HZH)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:USB2503A-HZH (QFN-48-EP(7x7)) ist ein 48-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 7.00 × 7.00 × 0.85 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und USB, I2C, RTC/CLK Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
24MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
7.00 × 7.00 × 0.85 mm (A1=0.03 mm)
Gehäusefamilie: QFN (QFN-48-EP(7x7))
Pinanzahl & RastermaßN / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
USB, I2C, RTC/CLK
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol49 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint49 Pads · Raster 0.50mm
OK
IPC-7525 60% LotpastenfensterEPAD 5.30×5.30mm Gitterteilung
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (QFN-48-EP(7x7))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
7.00 × 7.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.85mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.28 × 0.85 mm
Pins / Gesamt-PadsTopology
49P / 49Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
QFN-48-EP(7x7)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — USB2503A-HZH (QFN-48-EP(7x7))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des USB2503A-HZH (QFN-48-EP(7x7))?

Das Bauteil USB2503A-HZH von MICROCHIP im QFN-48-EP(7x7)-Gehäuse besitzt 49 Pins mit einem Rastermaß (Pitch) von 0.50 mm. Wichtige Pins: 1 (VDDA33: Versorgungsspannungseingang (VDDA33 — 3.3V / 5.0V Standard Logic)), 2 (USBDP0: Multiplex-I/O- & Peripherie-Pin USBDP0 (USB)), 3 (COMPOUND: Multiplex-I/O- & Peripherie-Pin COMPOUND (General)), 4 (MTT_ENABLE: Multiplex-I/O- & Peripherie-Pin MTT_ENABLE (General)), 5 (HS_DISABLE: Multiplex-I/O- & Peripherie-Pin HS_DISABLE (General)), 6 (Reserved: Multiplex-I/O- & Peripherie-Pin Reserved (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der USB2503A-HZH?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des USB2503A-HZH (QFN-48-EP(7x7)) 7.00 × 7.00 mm bei einem Pitch e = 0.50 mm und 49 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 5.30 × 5.30 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für USB2503A-HZH heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für USB2503A-HZH (MICROCHIP, QFN-48-EP(7x7)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (49 Pins) & USB2503 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1VDDA33Power_InPositiver Versorgungseingang (VDDA33) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
2USBDP0Digital_IOSignalanschluss USBDP0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: USBDP0. Unterstützte Bus-Schnittstellen: USB.
3COMPOUNDDigital_IOSignalanschluss COMPOUND (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: COMPOUND. Unterstützte Bus-Schnittstellen: General.
4MTT_ENABLEDigital_IOSignalanschluss MTT_ENABLE (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: MTT_ENABLE. Unterstützte Bus-Schnittstellen: General.
5HS_DISABLEDigital_IOSignalanschluss HS_DISABLE (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: HS_DISABLE. Unterstützte Bus-Schnittstellen: General.
6ReservedDigital_IOSignalanschluss Reserved (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: Reserved. Unterstützte Bus-Schnittstellen: General.
7VDDA33Power_InPositiver Versorgungseingang (VDDA33) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
8USBDP2Digital_IOSignalanschluss USBDP2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: USBDP2. Unterstützte Bus-Schnittstellen: USB.
9USBDN2Digital_IOSignalanschluss USBDN2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: USBDN2. Unterstützte Bus-Schnittstellen: USB.
10VSSGNDElektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
11USBDN3Digital_IOSignalanschluss USBDN3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: USBDN3. Unterstützte Bus-Schnittstellen: USB.
12USBDP3Digital_IOSignalanschluss USBDP3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: USBDP3. Unterstützte Bus-Schnittstellen: USB.
13VDDA33Power_InPositiver Versorgungseingang (VDDA33) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
14PRTPWER3Digital_IOSignalanschluss PRTPWER3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PRTPWER3. Unterstützte Bus-Schnittstellen: General.
15OCS3_NDigital_IOSignalanschluss OCS3_N (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: OCS3_N. Unterstützte Bus-Schnittstellen: General.
16PRTPWR2Digital_IOSignalanschluss PRTPWR2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PRTPWR2. Unterstützte Bus-Schnittstellen: General.
17GR3/PRT_DIS0Digital_IOSignalanschluss GR3/PRT_DIS0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GR3/PRT_DIS0. Unterstützte Bus-Schnittstellen: General.
18PRTPWR_POLDigital_IOSignalanschluss PRTPWR_POL (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PRTPWR_POL. Unterstützte Bus-Schnittstellen: General.
19GR2/NON_REM1Digital_IOSignalanschluss GR2/NON_REM1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GR2/NON_REM1. Unterstützte Bus-Schnittstellen: General.
20GANG_ENDigital_IOSignalanschluss GANG_EN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GANG_EN. Unterstützte Bus-Schnittstellen: General.
21GR1/NON_REM0Digital_IOSignalanschluss GR1/NON_REM0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GR1/NON_REM0. Unterstützte Bus-Schnittstellen: General.
22VSSGNDElektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
23VDD18Power_InPositiver Versorgungseingang (VDD18) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
24TEST0Digital_IOSignalanschluss TEST0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TEST0. Unterstützte Bus-Schnittstellen: General.
25SDA/SMBDATADigital_IOSignalanschluss SDA/SMBDATA (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SDA/SMBDATA. Unterstützte Bus-Schnittstellen: I2C.
26SCL/SMBCLK/CFG_SEL0Digital_IOSignalanschluss SCL/SMBCLK/CFG_SEL0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SCL/SMBCLK/CFG_SEL0. Unterstützte Bus-Schnittstellen: I2C.
27CFG_SEL1Digital_IOSignalanschluss CFG_SEL1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CFG_SEL1. Unterstützte Bus-Schnittstellen: General.
28SELF_PWRDigital_IOSignalanschluss SELF_PWR (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SELF_PWR. Unterstützte Bus-Schnittstellen: General.
29VBUS_DETPower_InPositiver Versorgungseingang (VBUS_DET) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
30VSSGNDElektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
31VDD18Power_InPositiver Versorgungseingang (VDD18) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
32OCS2_NDigital_IOSignalanschluss OCS2_N (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: OCS2_N. Unterstützte Bus-Schnittstellen: General.
33PRTPWR1Digital_IOSignalanschluss PRTPWR1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PRTPWR1. Unterstützte Bus-Schnittstellen: General.
34OCS1_NDigital_IOSignalanschluss OCS1_N (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: OCS1_N. Unterstützte Bus-Schnittstellen: General.
35CLKIN_ENDigital_IOSignalanschluss CLKIN_EN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CLKIN_EN. Unterstützte Bus-Schnittstellen: General.
36TEST1Digital_IOSignalanschluss TEST1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TEST1. Unterstützte Bus-Schnittstellen: General.
37RESET_NDigital_IOAktiv-niedriger Hardware-Reset-Anschluss (RESET_N): Low-Pegel setzt Prozessorkern und Peripherie zurück.
38VSSGNDElektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
39VDD33CRPower_InPositiver Versorgungseingang (VDD33CR) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
40VDD18Power_InPositiver Versorgungseingang (VDD18) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
41VSSGNDElektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
42XTAL2Digital_IOSignalanschluss XTAL2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XTAL2. Unterstützte Bus-Schnittstellen: RTC/CLK.
43XTAL1/CLKINDigital_IOSignalanschluss XTAL1/CLKIN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XTAL1/CLKIN. Unterstützte Bus-Schnittstellen: RTC/CLK.
44VDDA18PLLPower_InPositiver Versorgungseingang (VDDA18PLL) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
45VDDA33PLLPower_InPositiver Versorgungseingang (VDDA33PLL) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
46ATEST/REG_ENDigital_IOSignalanschluss ATEST/REG_EN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: ATEST/REG_EN. Unterstützte Bus-Schnittstellen: General.
47RBIASDigital_IOSignalanschluss RBIAS (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RBIAS. Unterstützte Bus-Schnittstellen: General.
48VSSGNDElektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
49EPGNDFreiliegendes Boden-Wärmeleitpad (EP) zur primären Wärmeableitung in die Leiterplatte sowie als niederinduktiver 0V-Masserückleiter.
EntdeckenBauteileGehäuseHerstellerUpload