ChipDocs.org
⌘K
2284 部品PDFアップロード
CH32M007E8U7 (QFN26C(3x3)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH32M007E8U7

WCHID: C55014311QFN26C(3x3) · 26 ピン · Pitch 0.40mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · CH32M007E8U7 (QFN26C(3x3))1PC4/A22PC5/RST/T2C13VSS4PD2/T2C3/CP25PD1/SWIO/T1C6PD3/OP2/A47PD4/A78PD5/CN1/A59PD6/A610PD7/OP1/A+11PA4/ON2/A-12PA5/OO1/AO13VDD26PA1/ON0/A125PC2/CN0/SCL24PC123PC0/TX_/CPO22PB3/SWCK/T1B21LO3(PD0/T1C320HO3(PB1/T1C319LO2(PA2/T1C218HO2(PB0/T1C217LO1(PA0/T1C116HO1(PA3/T1C115VHV14VHREGGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.822.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9mm
2. 2Dフットプリント
1245678910111213141516171819202122232425263E=3.00mm · Pitch e=0.40mmD=3.00mm-3-2-101233210-1-2-3mm
3. 3Dモデル
パッケージ外形: 3.00mm × 3.00mm · ピッチ: 0.40mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (26/26)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1PC4/A2I/OマルチプレクスI/O・ペリフェラル端子 PC4/A2 (General)
2PC5/RST/T2C1/CP0I/OマルチプレクスI/O・ペリフェラル端子 PC5/RST/T2C1/CP0 (General)
3VSSGNDグラウンド基準端子 (VSS)
4PD2/T2C3/CP2/A3I/OマルチプレクスI/O・ペリフェラル端子 PD2/T2C3/CP2/A3 (General)
5PD1/SWIO/T1C4/OP3I/OマルチプレクスI/O・ペリフェラル端子 PD1/SWIO/T1C4/OP3 (General)
6PD3/OP2/A4I/OマルチプレクスI/O・ペリフェラル端子 PD3/OP2/A4 (General)
7PD4/A7I/OマルチプレクスI/O・ペリフェラル端子 PD4/A7 (General)
8PD5/CN1/A5I/OマルチプレクスI/O・ペリフェラル端子 PD5/CN1/A5 (General)
9PD6/A6I/OマルチプレクスI/O・ペリフェラル端子 PD6/A6 (General)
10PD7/OP1/A+I/OマルチプレクスI/O・ペリフェラル端子 PD7/OP1/A+ (General)
11PA4/ON2/A-I/OマルチプレクスI/O・ペリフェラル端子 PA4/ON2/A- (General)
12PA5/OO1/AOI/OマルチプレクスI/O・ペリフェラル端子 PA5/OO1/AO (General)
13VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
14VHREGI/OマルチプレクスI/O・ペリフェラル端子 VHREG (General)
15VHVI/OマルチプレクスI/O・ペリフェラル端子 VHV (General)
16HO1(PA3/T1C1)I/OマルチプレクスI/O・ペリフェラル端子 HO1(PA3/T1C1) (General)
17LO1(PA0/T1C1N)I/OマルチプレクスI/O・ペリフェラル端子 LO1(PA0/T1C1N) (General)
18HO2(PB0/T1C2)I/OマルチプレクスI/O・ペリフェラル端子 HO2(PB0/T1C2) (General)
19LO2(PA2/T1C2N)I/OマルチプレクスI/O・ペリフェラル端子 LO2(PA2/T1C2N) (General)
20HO3(PB1/T1C3)I/OマルチプレクスI/O・ペリフェラル端子 HO3(PB1/T1C3) (General)
21LO3(PD0/T1C3N)I/OマルチプレクスI/O・ペリフェラル端子 LO3(PD0/T1C3N) (General)
22PB3/SWCK/T1BK/T2C2/CP1I/OマルチプレクスI/O・ペリフェラル端子 PB3/SWCK/T1BK/T2C2/CP1 (General)
23PC0/TX_/CPOI/OマルチプレクスI/O・ペリフェラル端子 PC0/TX_/CPO (General)
24PC1I/OマルチプレクスI/O・ペリフェラル端子 PC1 (SPI, I2C)
25PC2/CN0/SCLI/OマルチプレクスI/O・ペリフェラル端子 PC2/CN0/SCL (I2C)
26PA1/ON0/A1I/OマルチプレクスI/O・ペリフェラル端子 PA1/ON0/A1 (General)
PIN 1 PC4/A2
I/O
マルチプレクスI/O・ペリフェラル端子 PC4/A2 (General)
設計上の注意点: Signal terminal PC4/A2 (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: PC4/A2. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 11 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: CH32M007E8U7 (WCH · QFN26C(3x3))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
CH32M007E8U7 (QFN26C(3x3)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
CH32M007E8U7 (QFN26C(3x3)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (26ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
CH32M007E8U7 (QFN26C(3x3)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
CH32M007E8U7 (QFN26C(3x3)) - 4. パッケージ外形寸法図 (D×E×A)
QFN26C(3x3) · 3.00×3.00mm · ピッチ 0.40mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
CH32M007E8U7 (QFN26C(3x3)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (26 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
CH32M007E8U7 (QFN26C(3x3)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (11 点 · 1/1 ページ)
CH32M007 シリーズの切り抜きなし原本図面 11 点中 1–11 点目を表示
P2 · p02_fig012022×848px
CH32M007E8U7 (QFN26C(3x3)) — 型号 闪存RAM | 通 用 I/O | 高 级 定 时 器 | 通 用 定 时 | 器 | 精 简 定 时 | 器 | 看 门 狗 | 三相预驱 | ADC | 电容 触摸 按键 | OPA 运放 | OPA 轮询CMP 串 | 口I2C SPI | 最大 工作 环境 温度 | 封装 形式 电压结构 | CH32M007E8R6 62K 8K 15 1 1 1 2 24V P+N 7+2 7 路 1 3 路 2 2 1 1 85℃ QSOP24 | CH32M007E8U7
型号 闪存RAM | 通 用 I/O | 高 级 定 时 器 | 通 用 定 时 | 器 | 精 简 定 时 | 器 | 看 门 狗 | 三相预驱 | ADC | 电容 触摸 按键 | OPA 运放 | OPA 轮询CMP 串 | 口I2C SPI | 最大 工作 环境 温度 | 封装 形式 电压结构 | CH32M007E8R6 62K 8K 15 1 1 1 2 24V P+N 7+2 7 路 1 3 路 2 2 1 1 85℃ QSOP24 | CH32M007E8U7
P14 · p14_fig011396×1406px
CH32M007E8U7 (QFN26C(3x3)) — 24 CH32V007E8R
24 CH32V007E8R
P14 · p14_fig02999×651px
CH32M007E8U7 (QFN26C(3x3)) — V1.8 9
V1.8 9
P14 · p14_fig01P14
CH32M007E8U7 (QFN26C(3x3)) — Datasheet Page 14 (p14_fig01)
Datasheet Page 14 (p14_fig01)
P15 · p15_fig011082×1076px
CH32M007E8U7 (QFN26C(3x3)) — 2.1.2 CH32M007 引脚排列 | 12 | 17 | 9 | 14 | 18 19 | 10 | 16 | 11 | 15 | 20 | 13 | 21 22 | 24 23 | CH32M007K8U7 | 27 | 29 30 31 32 | 26 25 | 28 PC5/RST/T2C1/CP0 | PC4/A2 PD2/T2C3/CP2/A3 PD3/OP2/A4 PD4/A7 | PA1/ON0/A1 PC2/CN0/SCL | PC7 | VS1 | L
2.1.2 CH32M007 引脚排列 | 12 | 17 | 9 | 14 | 18 19 | 10 | 16 | 11 | 15 | 20 | 13 | 21 22 | 24 23 | CH32M007K8U7 | 27 | 29 30 31 32 | 26 25 | 28 PC5/RST/T2C1/CP0 | PC4/A2 PD2/T2C3/CP2/A3 PD3/OP2/A4 PD4/A7 | PA1/ON0/A1 PC2/CN0/SCL | PC7 | VS1 | L
P15 · p15_fig02979×750px
CH32M007E8U7 (QFN26C(3x3)) — 2.1.2 CH32M007 引脚排列 | VSS | HO2(PB0/T1C2) | HO1(PA3/T1C1) | VS3 VB3 | VB2 VS2 | HO3(PB1/T1C3) | PC2/CN0/PD1/SWIO/T1C4/OP3 | PC5/RST/T2C1/SCL/CP0 | PC4/SDA/A2 | PA4/ON2/A- | PA1/ON0/A1 | PB3/SWCK/T1BK/T2C2/CP1 | CH32M007G8R6 | VDD | VCC12V V
2.1.2 CH32M007 引脚排列 | VSS | HO2(PB0/T1C2) | HO1(PA3/T1C1) | VS3 VB3 | VB2 VS2 | HO3(PB1/T1C3) | PC2/CN0/PD1/SWIO/T1C4/OP3 | PC5/RST/T2C1/SCL/CP0 | PC4/SDA/A2 | PA4/ON2/A- | PA1/ON0/A1 | PB3/SWCK/T1BK/T2C2/CP1 | CH32M007G8R6 | VDD | VCC12V V
P27 · p27_fig01638×567px
CH32M007E8U7 (QFN26C(3x3)) — 图3-1-1 CH32V007 常规供电典型电路 VDD
图3-1-1 CH32V007 常规供电典型电路 VDD
P27 · p27_fig021186×1032px
CH32M007E8U7 (QFN26C(3x3)) — 图3-1-2 CH32M007K8U7 和CH32M007G8R6 常规供电典型电路 VHV
图3-1-2 CH32M007K8U7 和CH32M007G8R6 常规供电典型电路 VHV
P28 · p28_fig01752×1026px
CH32M007E8U7 (QFN26C(3x3)) — 图3-1-3 CH32M007E8U7 常规供电典型电路
图3-1-3 CH32M007E8U7 常规供电典型电路
P28 · p28_fig02757×808px
CH32M007E8U7 (QFN26C(3x3)) — 图3-1-4 CH32M007E8R6 常规供电典型电路 VHV
图3-1-4 CH32M007E8R6 常规供电典型电路 VHV
P28 · p28_fig01P28
CH32M007E8U7 (QFN26C(3x3)) — Datasheet Page 28 (p28_fig01)
Datasheet Page 28 (p28_fig01)

電気仕様 & 部品詳細スペック (CH32M007E8U7)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:CH32M007E8U7 (QFN26C(3x3)) は 26 ピンの標準電子部品・コネクタで、パッケージ外形は 3.00 × 3.00 × 0.90 mm（ピンピッチ e = 0.40 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、UART, SPI, I2C, ADC, PWM インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
25MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
3.00 × 3.00 × 0.90 mm (A1=0.03 mm)
パッケージ系列: QFN (QFN26C(3x3))
ピン数・リードピッチN / e
26 Pins | Pitch e = 0.40 mm (15.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
UART, SPI, I2C, ADC, PWM
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル26 ピン自動バス分類
OK
IPC-7351B フットプリント26 パッド · ピッチ 0.40mm
OK
IPC-7525 60% はんだペースト開口EPAD 2.10×2.75mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified
IPC-7351B

同系列ファミリー & 同一データシート部品 — CH32M007 (2)

同一データシートを共有するパッケージ違いやバリアントを選択

機械寸法 & ランドパターン (QFN26C(3x3))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
3.00 × 3.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.90mm · e=0.40mm
パッド寸法 (W × L)Level B
0.20 × 0.40 mm
ピン数 / 総パッド数Topology
26P / 26Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
QFN26C(3x3)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — CH32M007E8U7 (QFN26C(3x3))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

CH32M007E8U7 (QFN26C(3x3)) のピン配置 (Pinout) および電源電圧仕様は？

WCH 製 CH32M007E8U7 (QFN26C(3x3) パッケージ) は全 26 ピン構成で、ピンピッチは 0.40 mm です。主なピン：1 (PC4/A2: マルチプレクスI/O・ペリフェラル端子 PC4/A2 (General)), 2 (PC5/RST/T2C1/CP0: マルチプレクスI/O・ペリフェラル端子 PC5/RST/T2C1/CP0 (General)), 3 (VSS: グラウンド基準端子 (VSS)), 4 (PD2/T2C3/CP2/A3: マルチプレクスI/O・ペリフェラル端子 PD2/T2C3/CP2/A3 (General)), 5 (PD1/SWIO/T1C4/OP3: マルチプレクスI/O・ペリフェラル端子 PD1/SWIO/T1C4/OP3 (General)), 6 (PD3/OP2/A4: マルチプレクスI/O・ペリフェラル端子 PD3/OP2/A4 (General))。

CH32M007E8U7 の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH32M007E8U7 (QFN26C(3x3)) の本体外形は 3.00 × 3.00 mm、ピッチ e = 0.40 mm、合計 26 パッドで構成されています（中央放熱パッド EPAD 2.10 × 2.75 mm、IPC-7525 60% 開口ペーストマスク付き）。

CH32M007E8U7 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH32M007E8U7 (WCH, QFN26C(3x3)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (26 ピン) & CH32M007 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1PC4/A2Digital_IO信号端子 PC4/A2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC4/A2。対応バス/インターフェース: General。
2PC5/RST/T2C1/CP0Digital_IO信号端子 PC5/RST/T2C1/CP0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC5/RST/T2C1/CP0。対応バス/インターフェース: General。
3VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
4PD2/T2C3/CP2/A3Digital_IO信号端子 PD2/T2C3/CP2/A3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD2/T2C3/CP2/A3。対応バス/インターフェース: General。
5PD1/SWIO/T1C4/OP3Digital_IO信号端子 PD1/SWIO/T1C4/OP3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD1/SWIO/T1C4/OP3。対応バス/インターフェース: General。
6PD3/OP2/A4Digital_IO信号端子 PD3/OP2/A4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD3/OP2/A4。対応バス/インターフェース: General。
7PD4/A7Digital_IO信号端子 PD4/A7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD4/A7。対応バス/インターフェース: General。
8PD5/CN1/A5Digital_IO信号端子 PD5/CN1/A5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD5/CN1/A5。対応バス/インターフェース: General。
9PD6/A6Digital_IO信号端子 PD6/A6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD6/A6。対応バス/インターフェース: General。
10PD7/OP1/A+Digital_IO信号端子 PD7/OP1/A+（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD7/OP1/A+。対応バス/インターフェース: General。
11PA4/ON2/A-Digital_IO信号端子 PA4/ON2/A-（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA4/ON2/A-。対応バス/インターフェース: General。
12PA5/OO1/AODigital_IO信号端子 PA5/OO1/AO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA5/OO1/AO。対応バス/インターフェース: General。
13VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
14VHREGDigital_IO信号端子 VHREG（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VHREG。対応バス/インターフェース: General。
15VHVDigital_IO信号端子 VHV（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VHV。対応バス/インターフェース: General。
16HO1(PA3/T1C1)Digital_IO信号端子 HO1(PA3/T1C1)（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: HO1(PA3/T1C1)。対応バス/インターフェース: General。
17LO1(PA0/T1C1N)Digital_IO信号端子 LO1(PA0/T1C1N)（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LO1(PA0/T1C1N)。対応バス/インターフェース: General。
18HO2(PB0/T1C2)Digital_IO信号端子 HO2(PB0/T1C2)（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: HO2(PB0/T1C2)。対応バス/インターフェース: General。
19LO2(PA2/T1C2N)Digital_IO信号端子 LO2(PA2/T1C2N)（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LO2(PA2/T1C2N)。対応バス/インターフェース: General。
20HO3(PB1/T1C3)Digital_IO信号端子 HO3(PB1/T1C3)（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: HO3(PB1/T1C3)。対応バス/インターフェース: General。
21LO3(PD0/T1C3N)Digital_IO信号端子 LO3(PD0/T1C3N)（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LO3(PD0/T1C3N)。対応バス/インターフェース: General。
22PB3/SWCK/T1BK/T2C2/CP1Digital_IO信号端子 PB3/SWCK/T1BK/T2C2/CP1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB3/SWCK/T1BK/T2C2/CP1。対応バス/インターフェース: General。
23PC0/TX_/CPODigital_IO信号端子 PC0/TX_/CPO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC0/TX_/CPO。対応バス/インターフェース: General。
24PC1Digital_IO信号端子 PC1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I2C_SDA, SPI_NSS_。対応バス/インターフェース: SPI, I2C。
25PC2/CN0/SCLDigital_IO信号端子 PC2/CN0/SCL（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC2/CN0/SCL。対応バス/インターフェース: I2C。
26PA1/ON0/A1Digital_IO信号端子 PA1/ON0/A1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA1/ON0/A1。対応バス/インターフェース: General。
探索部品パッケージメーカーアップロード