ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
CH271J (QFN-13F(2x2)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH271J

WCHID: C54173288QFN-13F(2x2) · 13 Pins · Pitch 0.40mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · CH271J (QFN-13F(2x2))1AI2AO3PWM14PWM25PWME6GND7SW213CSO12GND11SW110VDD9VDD8VDDGrid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.215.210.25.10-5.1-10.2-15.2mm
2. 2D-FOOTPRINT
12345678910111213E=2.00mm · Pitch e=0.40mmD=2.00mm-3-2-101233210-1-2-3mm
3. 3D-MODELL
Gehäusekörper: 2.00mm × 2.00mm · Raster: 0.40mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (13/13)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1AII/OMultiplex-I/O- & Peripherie-Pin AI (General)
2AOI/OMultiplex-I/O- & Peripherie-Pin AO (General)
3PWM1I/OMultiplex-I/O- & Peripherie-Pin PWM1 (PWM)
4PWM2I/OMultiplex-I/O- & Peripherie-Pin PWM2 (PWM)
5PWMEI/OMultiplex-I/O- & Peripherie-Pin PWME (PWM)
6GNDGNDMasseanschluss (GND)
7SW2I/OMultiplex-I/O- & Peripherie-Pin SW2 (PWM)
8VDDPowerVersorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic)
9VDDPowerVersorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic)
10VDDPowerVersorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic)
11SW1I/OMultiplex-I/O- & Peripherie-Pin SW1 (PWM)
12GNDGNDMasseanschluss (GND)
13CSOI/OMultiplex-I/O- & Peripherie-Pin CSO (General)
PIN 1 AI
I/O
Multiplex-I/O- & Peripherie-Pin AI (General)
Designhinweis: 信号放大模块的输入 内部已提供直流偏置 ， ， 外部须隔直输入 将AI短接VDD可关闭此模块 。
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 9 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: CH271J (WCH · QFN-13F(2x2))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
CH271J (QFN-13F(2x2)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
CH271J (QFN-13F(2x2)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (13 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
CH271J (QFN-13F(2x2)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
CH271J (QFN-13F(2x2)) - 4. Gehäuseabmessungen (D×E×A)
QFN-13F(2x2) · 2.00×2.00mm · Raster 0.40mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
CH271J (QFN-13F(2x2)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (13 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
CH271J (QFN-13F(2x2)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (9 Abb. · Seite 1/1)
Zeige 1–9 von 9 unbeschnittenen Originalzeichnungen für CH271
P1 · p01_fig011436×1677px
CH271J (QFN-13F(2x2)) — 2、特点
2、特点
P2 · p02_fig011790×1217px
CH271J (QFN-13F(2x2)) — PWM2 4 | GND 12 | VDD 8 VDD 9 | CSO 13 GND 6 | AI 1 | SW1 11 SW2 7 | PWM1 3 | PWME 5 | AO 2 VDD 10 | CH271J | PWM2 3 GND 2 VDD 5 SW1 6 | SW2 4 PWM1 1 | CH271K | PWM1 7 VDD 2 CSO 8 | GND 4 SW2 3 SW1 1 | PWM2 6 PWME 5 | CH271E | 3、引脚排列 | 封装形式
PWM2 4 | GND 12 | VDD 8 VDD 9 | CSO 13 GND 6 | AI 1 | SW1 11 SW2 7 | PWM1 3 | PWME 5 | AO 2 VDD 10 | CH271J | PWM2 3 GND 2 VDD 5 SW1 6 | SW2 4 PWM1 1 | CH271K | PWM1 7 VDD 2 CSO 8 | GND 4 SW2 3 SW1 1 | PWM2 6 PWME 5 | CH271E | 3、引脚排列 | 封装形式
P2 · p02_fig01P2
CH271J (QFN-13F(2x2)) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P7 · p07_fig011913×1382px
CH271J (QFN-13F(2x2)) — 版本：1.2 ７
版本：1.2 ７
P7 · p07_fig01P7
CH271J (QFN-13F(2x2)) — Datasheet Page 7 (p07_fig01)
Datasheet Page 7 (p07_fig01)
P8 · p08_fig011398×401px
CH271J (QFN-13F(2x2)) — 8、封装信息
8、封装信息
P8 · p08_fig021510×1076px
CH271J (QFN-13F(2x2)) — 271J .xyz
271J .xyz
P9 · p09_fig011125×1298px
CH271J (QFN-13F(2x2)) — 8.3. SOP8
8.3. SOP8
P9 · p09_fig021119×949px
CH271J (QFN-13F(2x2)) — 8.3. SOP8
8.3. SOP8

Elektrische Spezifikationen & Bauteildetails (CH271J)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:CH271J (QFN-13F(2x2)) ist ein 13-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 2.00 × 2.00 × 0.90 mm (Pin-Raster e = 0.40 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und PWM Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
DC / Broadband Passive
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
2.00 × 2.00 × 0.90 mm (A1=0.03 mm)
Gehäusefamilie: QFN (QFN-13F(2x2))
Pinanzahl & RastermaßN / e
13 Pins | Pitch e = 0.40 mm (15.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
PWM
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol13 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint13 Pads · Raster 0.40mm
OK
IPC-7525 60% LotpastenfensterReflow 1:1 Standard
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (QFN-13F(2x2))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
2.00 × 2.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.90mm · e=0.40mm
Pad-Abmessungen (W × L)Level B
0.22 × 0.51 mm
Pins / Gesamt-PadsTopology
13P / 13Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
QFN-13F(2x2)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — CH271J (QFN-13F(2x2))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH271J (QFN-13F(2x2))?

Das Bauteil CH271J von WCH im QFN-13F(2x2)-Gehäuse besitzt 13 Pins mit einem Rastermaß (Pitch) von 0.40 mm. Wichtige Pins: 1 (AI: Multiplex-I/O- & Peripherie-Pin AI (General)), 2 (AO: Multiplex-I/O- & Peripherie-Pin AO (General)), 3 (PWM1: Multiplex-I/O- & Peripherie-Pin PWM1 (PWM)), 4 (PWM2: Multiplex-I/O- & Peripherie-Pin PWM2 (PWM)), 5 (PWME: Multiplex-I/O- & Peripherie-Pin PWME (PWM)), 6 (GND: Masseanschluss (GND)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der CH271J?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH271J (QFN-13F(2x2)) 2.00 × 2.00 mm bei einem Pitch e = 0.40 mm und 13 Kupfer-Pads.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH271J heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH271J (WCH, QFN-13F(2x2)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (13 Pins) & CH271 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1AIDigital_IOSignalanschluss AI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: AI. Unterstützte Bus-Schnittstellen: General.
2AODigital_IOSignalanschluss AO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: AO. Unterstützte Bus-Schnittstellen: General.
3PWM1Digital_IOSignalanschluss PWM1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PWM1. Unterstützte Bus-Schnittstellen: PWM.
4PWM2Digital_IOSignalanschluss PWM2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PWM2. Unterstützte Bus-Schnittstellen: PWM.
5PWMEDigital_IOSignalanschluss PWME (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PWME. Unterstützte Bus-Schnittstellen: PWM.
6GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
7SW2Digital_IOSignalanschluss SW2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SW2. Unterstützte Bus-Schnittstellen: PWM.
8VDDPower_InPositiver Versorgungseingang (VDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
9VDDPower_InPositiver Versorgungseingang (VDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
10VDDPower_InPositiver Versorgungseingang (VDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
11SW1Digital_IOSignalanschluss SW1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SW1. Unterstützte Bus-Schnittstellen: PWM.
12GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
13CSODigital_IOSignalanschluss CSO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CSO. Unterstützte Bus-Schnittstellen: General.
EntdeckenBauteileGehäuseHerstellerUpload