ChipDocs.org
⌘K
2284 器件上传PDF
CH271J (QFN-13F(2x2)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH271J

WCHID: C54173288QFN-13F(2x2) · 13 引脚 · Pitch 0.40mmIPC-7351B Verified5.0 (0)
4D 同步交叉探测模式 (CROSS-PROBE)点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
1. 原理图符号
U1 · CH271J (QFN-13F(2x2))1AI2AO3PWM14PWM25PWME6GND7SW213CSO12GND11SW110VDD9VDD8VDDGrid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.215.210.25.10-5.1-10.2-15.2mm
2. 2D封装焊盘
12345678910111213E=2.00mm · Pitch e=0.40mmD=2.00mm-3-2-101233210-1-2-3mm
3. 3D实体模型
封装外形: 2.00mm × 2.00mm · 间距 Pitch: 0.40mm · 标尺网格步距: 1.00mm实时同步 <100ms

引脚定义三维联动 (Symbol / 2D / 3D) (13/13)

点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
引脚符号类型功能说明 (ZH)
1AII/O多功能复用 I/O 与外设引脚 AI (General)
2AOI/O多功能复用 I/O 与外设引脚 AO (General)
3PWM1I/O多功能复用 I/O 与外设引脚 PWM1 (PWM)
4PWM2I/O多功能复用 I/O 与外设引脚 PWM2 (PWM)
5PWMEI/O多功能复用 I/O 与外设引脚 PWME (PWM)
6GNDGND电源参考地引脚 (GND)
7SW2I/O多功能复用 I/O 与外设引脚 SW2 (PWM)
8VDDPower正电源供电引脚 (VDD — 3.3V / 5.0V Standard Logic)
9VDDPower正电源供电引脚 (VDD — 3.3V / 5.0V Standard Logic)
10VDDPower正电源供电引脚 (VDD — 3.3V / 5.0V Standard Logic)
11SW1I/O多功能复用 I/O 与外设引脚 SW1 (PWM)
12GNDGND电源参考地引脚 (GND)
13CSOI/O多功能复用 I/O 与外设引脚 CSO (General)
PIN 1 AI
I/O
多功能复用 I/O 与外设引脚 AI (General)
PCB布线建议: 信号放大模块的输入 内部已提供直流偏置 ， ， 外部须隔直输入 将AI短接VDD可关闭此模块 。
IPC-7351B 焊接密度与跨距 C/G/Z 调整

规格书PDF在线浏览与工程图画廊 (6 标准工程图 + 9 提取细节图)

直接在页面内查阅原厂PDF文档，或点击图纸全屏放大查看细节
在新窗口打开PDF ↗阅读规格书PDF (.pdf)
PDF VIEWER原厂官方芯片数据手册: CH271J (WCH · QFN-13F(2x2))
可在下方嵌入阅读器中直接滚动翻页、Ctrl+F 搜索关键词或全屏放大
1. 3D真实封装照片级模型REPRESENTATIVE
CH271J (QFN-13F(2x2)) - 1. 3D真实封装照片级模型
高精度实体渲染放大 ›
2. 标准引脚分布图 (Top View)CLEANROOM PINOUT
CH271J (QFN-13F(2x2)) - 2. 标准引脚分布图 (Top View)
准确封装引脚分布 (13 引脚)放大 ›
3. 原厂规格书引脚图PDF PINOUT
CH271J (QFN-13F(2x2)) - 3. 原厂规格书引脚图
无损原始引脚图放大 ›
4. 封装机械外形图 (D×E×A)PACKAGE DIMENSIONS
CH271J (QFN-13F(2x2)) - 4. 封装机械外形图 (D×E×A)
QFN-13F(2x2) · 2.00×2.00mm · 节距 0.40mm放大 ›
5. 推荐PCB焊盘图LAND PATTERN
CH271J (QFN-13F(2x2)) - 5. 推荐PCB焊盘图
IPC-7351B 焊盘 (13 Pads)放大 ›
6. 典型应用原理图SCHEMATIC
CH271J (QFN-13F(2x2)) - 6. 典型应用原理图
Typical Application Schematic放大 ›
Datasheet 原始引脚图与技术图纸库 (9 张图纸 · 第 1/1 页)
显示第 1–9 张，共 9 张完整原图 (来自 CH271 系列)
P1 · p01_fig011436×1677px
CH271J (QFN-13F(2x2)) — 2、特点
2、特点
P2 · p02_fig011790×1217px
CH271J (QFN-13F(2x2)) — PWM2 4 | GND 12 | VDD 8 VDD 9 | CSO 13 GND 6 | AI 1 | SW1 11 SW2 7 | PWM1 3 | PWME 5 | AO 2 VDD 10 | CH271J | PWM2 3 GND 2 VDD 5 SW1 6 | SW2 4 PWM1 1 | CH271K | PWM1 7 VDD 2 CSO 8 | GND 4 SW2 3 SW1 1 | PWM2 6 PWME 5 | CH271E | 3、引脚排列 | 封装形式
PWM2 4 | GND 12 | VDD 8 VDD 9 | CSO 13 GND 6 | AI 1 | SW1 11 SW2 7 | PWM1 3 | PWME 5 | AO 2 VDD 10 | CH271J | PWM2 3 GND 2 VDD 5 SW1 6 | SW2 4 PWM1 1 | CH271K | PWM1 7 VDD 2 CSO 8 | GND 4 SW2 3 SW1 1 | PWM2 6 PWME 5 | CH271E | 3、引脚排列 | 封装形式
P2 · p02_fig01P2
CH271J (QFN-13F(2x2)) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P7 · p07_fig011913×1382px
CH271J (QFN-13F(2x2)) — 版本：1.2 ７
版本：1.2 ７
P7 · p07_fig01P7
CH271J (QFN-13F(2x2)) — Datasheet Page 7 (p07_fig01)
Datasheet Page 7 (p07_fig01)
P8 · p08_fig011398×401px
CH271J (QFN-13F(2x2)) — 8、封装信息
8、封装信息
P8 · p08_fig021510×1076px
CH271J (QFN-13F(2x2)) — 271J .xyz
271J .xyz
P9 · p09_fig011125×1298px
CH271J (QFN-13F(2x2)) — 8.3. SOP8
8.3. SOP8
P9 · p09_fig021119×949px
CH271J (QFN-13F(2x2)) — 8.3. SOP8
8.3. SOP8

电气参数与元器件规格详情 (CH271J)

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口 (ZH)
标准电子与连接器元件
详细概述:CH271J (QFN-13F(2x2)) 是一款 13 引脚的标准电子与连接器元件，机械封装尺寸为 2.00 × 2.00 × 0.90 mm（引脚间距 e = 0.40 mm）。工作电压范围 1.8V ~ 5.5V (Theo Datasheet)，工作温度 -40°C ~ +85°C (Industrial Grade)，内置 PWM 通信接口。
工作电源电压范围V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
请在电源引脚 2mm 内布置 100nF + 10µF X7R 去耦电容
工作环境温度范围T_A
-40°C ~ +85°C (Industrial Grade)
工业级温度规范；最高结温 T_J(max) = +125°C
时钟与射频工作频率f_CLK / f_RF
DC / Broadband Passive
源自数据手册电气参数表
额定电流与功耗参数I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
请严格遵守单引脚最大电流限制
机械封装外廓尺寸D × E × A
2.00 × 2.00 × 0.90 mm (A1=0.03 mm)
封装类型：QFN (QFN-13F(2x2))
引脚总数与中心间距N / e
13 Pins | Pitch e = 0.40 mm (15.7 mil)
基于 IPC-7351B 中心距 C 数学归一化
内置外设与总线接口Buses
PWM
与原理图符号、2D 焊盘及 3D 模型四向同步
回流焊与潮敏等级规范IPC / MSL
IPC-7351B Level B | J-STD-020 (峰值 260°C) | MSL-3
底部散热焊盘采用 60% 网格钢网开窗防气泡
工程安全警示: SMT 贴片前请核对丝印层第 1 引脚斜角标识。
工程安全警示: 底部散热焊盘需通过 Ø0.3mm 散热过孔阵列连接至内层完整 GND 铜皮。

5项工业标准验证

导出文件前自动执行几何与电气校验
5/5 全部通过
IEEE-315 原理图符号13 个引脚自动按总线分组
OK
IPC-7351B 封装焊盘13 个焊盘 · 节距 0.40mm
OK
IPC-7525 60% 钢网开窗回流焊 1:1 标准
OK
DFM 可制造性规则 (JLCPCB / PCBWay)焊盘最小间距: 0.25mm
OK
3D STEP AP214 & GLB原点完全对齐 (0,0,0)
OK

实物验证与工程师技术评价

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口
5.00 PCB Verified

机械外形尺寸与焊盘 (Land Pattern) (QFN-13F(2x2))

由芯片数据手册提取并按 IPC-7351B 规范化
mm
封装本体尺寸 (D × E)Nominal
2.00 × 2.00 mm
封装高度 (A) 与引脚间距 (e)IPC-7351B
A=0.90mm · e=0.40mm
焊盘尺寸 (W × L)Level B
0.22 × 0.51 mm
引脚数 / 总焊盘数Topology
13P / 13Pad (QUAD_ROW)

推荐外围 BOM 器件与原位替代料号 (Drop-in)

标准应用电路伴随无源器件及引脚 1:1 兼容替代型号
DFM READY
位号 / 替代型号参数值 / 封装电路作用与 PCB 布局规则 (Layout Rule)
N/A
BOM
按应用电路选取
QFN-13F(2x2)
按额定负载电流计算走线宽度，并遵循 IPC-2221 电气间隙规范。

工程技术常见问题 (FAQ) — CH271J (QFN-13F(2x2))

关于引脚定义、IPC-7351B 焊盘尺寸及 CAD 格式导出的快速解答
IPC-7351B / IEEE-315

CH271J (QFN-13F(2x2)) 的引脚排列 (Pinout) 与供电电压参数是什么？

WCH 生产的 CH271J 采用 QFN-13F(2x2) 封装，共 13 脚，引脚间距 0.40 mm。主要引脚包括：1 (AI: 多功能复用 I/O 与外设引脚 AI (General)), 2 (AO: 多功能复用 I/O 与外设引脚 AO (General)), 3 (PWM1: 多功能复用 I/O 与外设引脚 PWM1 (PWM)), 4 (PWM2: 多功能复用 I/O 与外设引脚 PWM2 (PWM)), 5 (PWME: 多功能复用 I/O 与外设引脚 PWME (PWM)), 6 (GND: 电源参考地引脚 (GND))。

CH271J 的 IPC-7351B 标准 PCB 封装焊盘尺寸是多少？

依据数据手册机械尺寸及 IPC-7351B Level B (中等密度) 规范，CH271J (QFN-13F(2x2)) 本体轮廓为 2.00 × 2.00 mm，引脚间距 e = 0.40 mm，共计 13 个铜箔焊盘。

哪里可以下载 CH271J 的 KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr) 与 3D STEP 模型？

您可以在本页面免费下载基于 CERN-OHL-P-2.0 开源硬件协议且通过几何校验的 CH271J (WCH, QFN-13F(2x2)) 完整 CAD 库，包含 KiCad 8 封装、原理图符号、Fusion 360 / Eagle (.lbr) 以及 3D STEP AP214 / WebGL GLB 模型。

静态索引附录：引脚分配表 (13 脚) 与 CH271 系列同族变体展开静态数据表
引脚编号 (Pin #)信号名称 (Signal Name)电气类型 (Type)功能说明与 PCB 设计建议
1AIDigital_IO信号引脚 AI（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：AI。支持总线接口：General。
2AODigital_IO信号引脚 AO（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：AO。支持总线接口：General。
3PWM1Digital_IO信号引脚 PWM1（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PWM1。支持总线接口：PWM。
4PWM2Digital_IO信号引脚 PWM2（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PWM2。支持总线接口：PWM。
5PWMEDigital_IO信号引脚 PWME（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PWME。支持总线接口：PWM。
6GNDGND0V 接地回路引脚 (GND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
7SW2Digital_IO信号引脚 SW2（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：SW2。支持总线接口：PWM。
8VDDPower_In主供电输入引脚 (VDD)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
9VDDPower_In主供电输入引脚 (VDD)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
10VDDPower_In主供电输入引脚 (VDD)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
11SW1Digital_IO信号引脚 SW1（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：SW1。支持总线接口：PWM。
12GNDGND0V 接地回路引脚 (GND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
13CSODigital_IO信号引脚 CSO（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：CSO。支持总线接口：General。
探索器件库封装厂商上传