![MCP1727-3302E/MF (DFN-8-EP(3x3)) — DS21999B-page 24 © 2007 Microchip Technology Inc. | 8-Lead Plastic Dual Flat, No Lead Package (MF) - 3x3x0.9 mm Body [DFN] | Note: For the most current package drawings, please see the Microchip Packaging Specification located at http://www](/api/v1/assets/C512093/extracted/figures/p24_fig01.png)
Kích thước Cơ khí & Land Pattern (DFN-8-EP(3x3))
Trích xuất từ Datasheet & chuẩn hóa IPC-7351BBOM Ngoại vi Khuyến nghị & Mã IC Tương đương (Drop-in)
Linh kiện thụ động đi kèm theo sơ đồ nguyên lý tiêu chuẩn và các mã thay thế tương thích chân 1:1| Ký hiệu / Mã thay thế | Giá trị / Kiểu vỏ | Vai trò & Quy tắc Bố trí PCB (Layout Rule) |
|---|---|---|
| N/A BOM | Per application circuit DFN-8-EP(3x3) | Đảm bảo bề rộng đường mạch phù hợp dòng định mức và tuân thủ khoảng cách cách điện IPC-2221. |
Câu hỏi Kỹ thuật Thường gặp (FAQ) — MCP1727-3302E/MF (DFN-8-EP(3x3))
Giải đáp nhanh về sơ đồ chân Pinout, kích thước Land Pattern IPC-7351B và định dạng tệp CADSơ đồ chân (Pinout) và thông số điện áp của MCP1727-3302E/MF (DFN-8-EP(3x3)) như thế nào?
Linh kiện MCP1727-3302E/MF do MICROCHIP sản xuất đóng gói kiểu DFN-8-EP(3x3) gồm 9 chân với bước chân (pitch) 0.65 mm, dải điện áp hoạt động VCC 2.3V to 6.0V. Các chân tiêu biểu gồm: 1 (V IN: Chân Đa năng Vào/Ra & Ngoại vi V IN (General)), 2 (V IN: Chân Đa năng Vào/Ra & Ngoại vi V IN (General)), 3 (SHDN: Chân Đa năng Vào/Ra & Ngoại vi SHDN (General)), 4 (GND: Chân Mass Tham chiếu (GND)), 5 (PWRGD: Chân Đa năng Vào/Ra & Ngoại vi PWRGD (General)), 6 (C DELAY: Chân Đa năng Vào/Ra & Ngoại vi C DELAY (General)).
Kích thước Footprint chuẩn IPC-7351B của MCP1727-3302E/MF là bao nhiêu?
Theo bản vẽ cơ khí Datasheet và chuẩn hóa toán học IPC-7351B (Density Level B Nominal), thân vỏ MCP1727-3302E/MF (DFN-8-EP(3x3)) có kích thước danh định 3.00 × 3.00 mm, bước chân e = 0.65 mm, tổng số 9 pad đồng kèm pad tản nhiệt trung tâm (EPAD) 2.25 × 1.50 mm chia lưới kem hàn 60% theo IPC-7525.
Tải thư viện KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) và mô hình 3D STEP cho MCP1727-3302E/MF ở đâu?
Bạn có thể tải trực tiếp và miễn phí (giấy phép mở CERN-OHL-P-2.0) toàn bộ gói thư viện CAD đã hậu kiểm của MCP1727-3302E/MF (MICROCHIP, DFN-8-EP(3x3)) ngay trên trang này, bao gồm: KiCad 8 Footprint (.kicad_mod), KiCad Schematic Symbol (.kicad_sym), Autodesk Fusion 360 / Eagle (.lbr), và mô hình 3D MCAD (.STEP AP214 & WebGL .GLB).
Phụ lục Tra cứu Tĩnh: Bảng Pinout (9 chân) & Liên kết Biến thể Họ MCP1727Mở rộng bảng tĩnh
| Số Chân (Pin #) | Tên Tín hiệu (Signal Name) | Loại Điện học (Type) | Mô tả Chức năng & Lưu ý Thiết kế Mạch |
|---|---|---|---|
| 1 | V IN | Digital_IO | Chân tín hiệu V IN (I/O, miền áp 2.3V to 6.0V). Các chức năng ghép kênh (Alternate Functions): V IN. Giao thức hỗ trợ: General. |
| 2 | V IN | Digital_IO | Chân tín hiệu V IN (I/O, miền áp 2.3V to 6.0V). Các chức năng ghép kênh (Alternate Functions): V IN. Giao thức hỗ trợ: General. |
| 3 | SHDN | Digital_IO | Chân tín hiệu SHDN (I/O, miền áp 2.3V to 6.0V). Các chức năng ghép kênh (Alternate Functions): SHDN. Giao thức hỗ trợ: General. |
| 4 | GND | GND | Chân nối đất (GND — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC. |
| 5 | PWRGD | Open_Drain | Chân tín hiệu PWRGD (I/O, miền áp 2.3V to 6.0V). Các chức năng ghép kênh (Alternate Functions): PWRGD. Giao thức hỗ trợ: General. |
| 6 | C DELAY | Digital_IO | Chân tín hiệu C DELAY (I/O, miền áp 2.3V to 6.0V). Các chức năng ghép kênh (Alternate Functions): C DELAY. Giao thức hỗ trợ: General. |
| 7 | Sense | Digital_IO | Chân tín hiệu Sense (I/O, miền áp 2.3V to 6.0V). Các chức năng ghép kênh (Alternate Functions): Sense. Giao thức hỗ trợ: General. |
| 8 | V OUT | Digital_IO | Chân tín hiệu V OUT (I/O, miền áp 2.3V to 6.0V). Các chức năng ghép kênh (Alternate Functions): V OUT. Giao thức hỗ trợ: General. |
| 9 | EP | GND | Đế đồng lộ thiên dưới bụng IC (EP) đóng vai trò thoát nhiệt chính từ khuôn silicon xuống bảng mạch và làm điểm tham chiếu Mass (0V) nhiễu thấp. |