![MCP1727-3302E/MF (DFN-8-EP(3x3)) — DS21999B-page 24 © 2007 Microchip Technology Inc. | 8-Lead Plastic Dual Flat, No Lead Package (MF) - 3x3x0.9 mm Body [DFN] | Note: For the most current package drawings, please see the Microchip Packaging Specification located at http://www](/api/v1/assets/C512093/extracted/figures/p24_fig01.png)
機械寸法 & ランドパターン (DFN-8-EP(3x3))
データシートから抽出・IPC-7351B 準拠標準化パッケージ外形 (D × E)Nominal
3.00 × 3.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.90mm · e=0.65mm
パッド寸法 (W × L)Level B
0.28 × 0.63 mm
ピン数 / 総パッド数Topology
9P / 9Pad (DUAL_ROW)
推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)
標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番| 部品記号 / 代替型番 | 定数 / パッケージ | 役割 & PCB レイアウトルール |
|---|---|---|
| N/A BOM | Per application circuit DFN-8-EP(3x3) | 定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。 |
技術的なよくある質問 (FAQ) — MCP1727-3302E/MF (DFN-8-EP(3x3))
ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答MCP1727-3302E/MF (DFN-8-EP(3x3)) のピン配置 (Pinout) および電源電圧仕様は？
MICROCHIP 製 MCP1727-3302E/MF (DFN-8-EP(3x3) パッケージ) は全 9 ピン構成で、ピンピッチは 0.65 mm、動作電源電圧範囲 VCC は 2.3V to 6.0V です。主なピン：1 (V IN: マルチプレクスI/O・ペリフェラル端子 V IN (General)), 2 (V IN: マルチプレクスI/O・ペリフェラル端子 V IN (General)), 3 (SHDN: マルチプレクスI/O・ペリフェラル端子 SHDN (General)), 4 (GND: グラウンド基準端子 (GND)), 5 (PWRGD: マルチプレクスI/O・ペリフェラル端子 PWRGD (General)), 6 (C DELAY: マルチプレクスI/O・ペリフェラル端子 C DELAY (General))。
MCP1727-3302E/MF の IPC-7351B 準拠 PCB フットプリント寸法は？
データシート外形図および IPC-7351B Level B (標準密度) に基づき、MCP1727-3302E/MF (DFN-8-EP(3x3)) の本体外形は 3.00 × 3.00 mm、ピッチ e = 0.65 mm、合計 9 パッドで構成されています（中央放熱パッド EPAD 2.25 × 1.50 mm、IPC-7525 60% 開口ペーストマスク付き）。
MCP1727-3302E/MF の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？
このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの MCP1727-3302E/MF (MICROCHIP, DFN-8-EP(3x3)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。
静的リファレンス付録：ピン配置表 (9 ピン) & MCP1727 シリーズバリエーション静的テーブルを開く
| ピン番号 (Pin #) | 信号名 (Signal Name) | 電気種別 (Type) | 機能説明 & 回路設計上の注意 |
|---|---|---|---|
| 1 | V IN | Digital_IO | 信号端子 V IN（方向: I/O、電圧域: 2.3V to 6.0V）。多重化オルタネート機能: V IN。対応バス/インターフェース: General。 |
| 2 | V IN | Digital_IO | 信号端子 V IN（方向: I/O、電圧域: 2.3V to 6.0V）。多重化オルタネート機能: V IN。対応バス/インターフェース: General。 |
| 3 | SHDN | Digital_IO | 信号端子 SHDN（方向: I/O、電圧域: 2.3V to 6.0V）。多重化オルタネート機能: SHDN。対応バス/インターフェース: General。 |
| 4 | GND | GND | 内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。 |
| 5 | PWRGD | Open_Drain | 信号端子 PWRGD（方向: I/O、電圧域: 2.3V to 6.0V）。多重化オルタネート機能: PWRGD。対応バス/インターフェース: General。 |
| 6 | C DELAY | Digital_IO | 信号端子 C DELAY（方向: I/O、電圧域: 2.3V to 6.0V）。多重化オルタネート機能: C DELAY。対応バス/インターフェース: General。 |
| 7 | Sense | Digital_IO | 信号端子 Sense（方向: I/O、電圧域: 2.3V to 6.0V）。多重化オルタネート機能: Sense。対応バス/インターフェース: General。 |
| 8 | V OUT | Digital_IO | 信号端子 V OUT（方向: I/O、電圧域: 2.3V to 6.0V）。多重化オルタネート機能: V OUT。対応バス/インターフェース: General。 |
| 9 | EP | GND | パッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。 |