ChipDocs.org
3965 器件上传PDF
MCP4362-103E/ST (TSSOP-14) — Symbol, Footprint IPC-7351B & 3D STEP Model

MCP4362-103E/ST

MICROCHIPTSSOP-14 · 14 引脚 · Pitch 0.65mmIPC TOLERANCE VARIATION5.0 (0)
4D 同步交叉探测模式 (CROSS-PROBE)点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
1. 原理图符号
U1 · MCP4362-103E/ST (TSSOP-14)1P3W2P3B3CS#4SCK5SDI6VSS7P1B14P2W13P2B12VDD11SDO10P0B9P0W8P1WGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.815.210.25.10-5.1-10.2-15.2mm
2. 2D封装焊盘
1234567891011121314E=4.40mm · Pitch e=0.65mmD=5.00mm-5-4-3-2-101234543210-1-2-3-4mm
3. 3D实体模型
封装外形: 4.40mm × 5.00mm · 间距 Pitch: 0.65mm · 标尺网格步距: 1.00mm实时同步 <100ms

引脚定义三维联动 (Symbol / 2D / 3D) (14/14)

点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
引脚符号类型功能说明 (ZH)
1P3WI/O多功能复用 I/O 与外设引脚 P3W (General)
2P3BI/O多功能复用 I/O 与外设引脚 P3B (General)
3CS#I/O多功能复用 I/O 与外设引脚 CS# (General)
4SCKI/O多功能复用 I/O 与外设引脚 SCK (SPI)
5SDII/O多功能复用 I/O 与外设引脚 SDI (General)
6VSSGND电源参考地引脚 (VSS)
7P1BI/O多功能复用 I/O 与外设引脚 P1B (General)
8P1WI/O多功能复用 I/O 与外设引脚 P1W (General)
9P0WI/O多功能复用 I/O 与外设引脚 P0W (General)
10P0BI/O多功能复用 I/O 与外设引脚 P0B (General)
11SDOI/O多功能复用 I/O 与外设引脚 SDO (General)
12VDDPower正电源供电引脚 (VDD — 2.7V to 5.5V)
13P2BI/O多功能复用 I/O 与外设引脚 P2B (General)
14P2WI/O多功能复用 I/O 与外设引脚 P2W (General)
PIN 1 P3W
I/O
多功能复用 I/O 与外设引脚 P3W (General)
PCB布线建议: Signal terminal P3W (I/O, 2.7V to 5.5V domain). Multiplexed alternate functions: P3W. Supported peripheral buses: General.
IPC-7351B 焊接密度与跨距 C/G/Z 调整

提取图纸画廊 (6 标准工程图 + 13 提取细节图)

直接在页面内查阅原厂PDF文档，或点击图纸全屏放大查看细节
1. 3D真实封装照片级模型REPRESENTATIVE
MCP4362-103E/ST (TSSOP-14) - 1. 3D真实封装照片级模型
高精度实体渲染放大 ›
2. 标准引脚分布图 (Top View)CLEANROOM PINOUT
MCP4362-103E/ST (TSSOP-14) - 2. 标准引脚分布图 (Top View)
准确封装引脚分布 (14 引脚)放大 ›
3. 原厂规格书引脚图PDF PINOUT
MCP4362-103E/ST (TSSOP-14) - 3. 原厂规格书引脚图
无损原始引脚图放大 ›
4. 封装机械外形图 (D×E×A)PACKAGE DIMENSIONS
MCP4362-103E/ST (TSSOP-14) - 4. 封装机械外形图 (D×E×A)
TSSOP-14 · 4.40×5.00mm · 节距 0.65mm放大 ›
5. 推荐PCB焊盘图LAND PATTERN
MCP4362-103E/ST (TSSOP-14) - 5. 推荐PCB焊盘图
IPC-7351B 焊盘 (14 Pads)放大 ›
6. 典型应用原理图SCHEMATIC
MCP4362-103E/ST (TSSOP-14) - 6. 典型应用原理图
Typical Application Schematic放大 ›
Datasheet 原始引脚图与技术图纸库 (13 张图纸 · 第 1/2 页)
显示第 1–12 张，共 13 张完整原图 (来自 MCP4362 系列)
P1 · p01_fig011777×1705px
MCP4362-103E/ST (TSSOP-14) — Features | Specified - 1.8V to 5.5V - Device Operation • Wide Bandwidth (-3 dB) Operation: - 2 MHz (typical) for 5.0 kΩ device • Extended temperature range (-40°C to +125°C) | Package Types (Top View) | MCP43X1 Quad Potentiometers | TSSOP |
Features | Specified - 1.8V to 5.5V - Device Operation • Wide Bandwidth (-3 dB) Operation: - 2 MHz (typical) for 5.0 kΩ device • Extended temperature range (-40°C to +125°C) | Package Types (Top View) | MCP43X1 Quad Potentiometers | TSSOP |
P2 · p02_fig011779×2070px
MCP4362-103E/ST (TSSOP-14) — MCP4332 (3) 4 Rheostat SPI RAM No Mid-Scale 5.0, 10.0, 50.0, 100.0 75 129 1.8V to 5.5V
MCP4332 (3) 4 Rheostat SPI RAM No Mid-Scale 5.0, 10.0, 50.0, 100.0 75 129 1.8V to 5.5V
P2 · p02_fig021795×773px
MCP4362-103E/ST (TSSOP-14) — P3B
P3B
P62 · p62_fig011777×695px
MCP4362-103E/ST (TSSOP-14) — FIGURE 8-4: MCP4XXX Non-volatile Digital Potentiometer Evaluation Board (MCP402XEV) implementation to generate the VIHH voltage. 8.3 Using Shutdown Modes
FIGURE 8-4: MCP4XXX Non-volatile Digital Potentiometer Evaluation Board (MCP402XEV) implementation to generate the VIHH voltage. 8.3 Using Shutdown Modes
P62 · p62_fig021576×608px
MCP4362-103E/ST (TSSOP-14) — FIGURE 8-3: Using the TC1240A to Generate the VIHH Voltage.
FIGURE 8-3: Using the TC1240A to Generate the VIHH Voltage.
P62 · p62_fig03867×1140px
MCP4362-103E/ST (TSSOP-14) — FIGURE 8-3: Using the TC1240A to Generate the VIHH Voltage.
FIGURE 8-3: Using the TC1240A to Generate the VIHH Voltage.
P63 · p63_fig011777×1273px
MCP4362-103E/ST (TSSOP-14) — FIGURE 8-7: Quad Pinout (TSSOP Package) vs. Dual Pinout.
FIGURE 8-7: Quad Pinout (TSSOP Package) vs. Dual Pinout.
P63 · p63_fig01P63
MCP4362-103E/ST (TSSOP-14) — Datasheet Page 63 (p63_fig01)
Datasheet Page 63 (p63_fig01)
P64 · p64_fig011779×980px
MCP4362-103E/ST (TSSOP-14) — Figure 8-8 shows possible layout implementations for an application to support the quad and dual options on the same PCB.
Figure 8-8 shows possible layout implementations for an application to support the quad and dual options on the same PCB.
P67 · p67_fig02456×1439px
MCP4362-103E/ST (TSSOP-14) — Example | 4362502E | 0940 | 256 | Example | 4361 502EML | 256 ^^3 e | Example | 0940 | MCP4361 | EST 256 | 0940 ^^3 e
Example | 4362502E | 0940 | 256 | Example | 4361 502EML | 256 ^^3 e | Example | 0940 | MCP4361 | EST 256 | 0940 ^^3 e
P67 · p67_fig031777×754px
MCP4362-103E/ST (TSSOP-14) — © 2009 Microchip Technology Inc. DS22233A-page 67 | Note: In the event the full Microchip part number cannot be marked on one line, it will be carried over to the next line, thus limiting the number of available characters for customer-spec
© 2009 Microchip Technology Inc. DS22233A-page 67 | Note: In the event the full Microchip part number cannot be marked on one line, it will be carried over to the next line, thus limiting the number of available characters for customer-spec
P67 · p67_fig03P67
MCP4362-103E/ST (TSSOP-14) — Datasheet Page 67 (p67_fig03)
Datasheet Page 67 (p67_fig03)
第 1 / 2 页 (共 13 张提取图纸)

电气参数与元器件规格详情 (MCP4362-103E/ST)

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口 (ZH)
标准电子与连接器元件
详细概述:MCP4362-103E/ST (TSSOP-14) 是一款 14 引脚的标准电子与连接器元件，机械封装尺寸为 5.00 × 4.40 × 1.00 mm（引脚间距 e = 0.65 mm）。工作电压范围 2.7V to 5.5V，工作温度 0°C to 70°C，内置 SPI 通信接口。
工作电源电压范围V_CC / V_DD
2.7V to 5.5V
请在电源引脚 2mm 内布置 100nF + 10µF X7R 去耦电容
工作环境温度范围T_A
0°C to 70°C
工业级温度规范；最高结温 T_J(max) = +125°C
时钟与射频工作频率f_CLK / f_RF
10 MHz
源自数据手册电气参数表
额定电流与功耗参数I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
请严格遵守单引脚最大电流限制
机械封装外廓尺寸D × E × A
5.00 × 4.40 × 1.00 mm (A1=0.10 mm)
封装类型：TSSOP (TSSOP-14)
引脚总数与中心间距N / e
14 Pins | Pitch e = 0.65 mm (25.6 mil)
基于 IPC-7351B 中心距 C 数学归一化
内置外设与总线接口Buses
SPI
与原理图符号、2D 焊盘及 3D 模型四向同步
回流焊与潮敏等级规范IPC / MSL
IPC-7351B Level B | J-STD-020 (峰值 260°C) | MSL-3
底部散热焊盘采用 60% 网格钢网开窗防气泡
工程安全警示: SMT 贴片前请核对丝印层第 1 引脚斜角标识。
工程安全警示: 底部散热焊盘需通过 Ø0.3mm 散热过孔阵列连接至内层完整 GND 铜皮。

5项工业标准验证

导出文件前自动执行几何与电气校验
5/5 全部通过
IEEE-315 原理图符号14 个引脚自动按总线分组
OK
IPC-7351B 封装焊盘14 个焊盘 · 节距 0.65mm
OK
IPC-7525 60% 钢网开窗回流焊 1:1 标准
OK
DFM 可制造性规则 (JLCPCB / PCBWay)焊盘最小间距: 0.25mm
OK
3D STEP AP214 & GLB原点完全对齐 (0,0,0)
OK

实物验证与工程师技术评价

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口
5.00 PCB Verified

机械外形尺寸与焊盘 (Land Pattern) (TSSOP-14)

由芯片数据手册提取并按 IPC-7351B 规范化
mm
封装本体尺寸 (D × E)Nominal
5.00 × 4.40 mm
封装高度 (A) 与引脚间距 (e)IPC-7351B
A=1.00mm · e=0.65mm
焊盘尺寸 (W × L)Level B
0.42 × 1.45 mm
引脚数 / 总焊盘数Topology
14P / 14Pad (DUAL_ROW)

推荐外围 BOM 器件与原位替代料号 (Drop-in)

标准应用电路伴随无源器件及引脚 1:1 兼容替代型号
DFM READY
位号 / 替代型号参数值 / 封装电路作用与 PCB 布局规则 (Layout Rule)
N/A
BOM
Per application circuit
TSSOP-14
按额定负载电流计算走线宽度，并遵循 IPC-2221 电气间隙规范。

工程技术常见问题 (FAQ) — MCP4362-103E/ST (TSSOP-14)

关于引脚定义、IPC-7351B 焊盘尺寸及 CAD 格式导出的快速解答
IPC-7351B / IEEE-315

MCP4362-103E/ST (TSSOP-14) 的引脚排列 (Pinout) 与供电电压参数是什么？

MICROCHIP 生产的 MCP4362-103E/ST 采用 TSSOP-14 封装，共 14 脚，引脚间距 0.65 mm，工作电压范围 VCC 2.7V to 5.5V。主要引脚包括：1 (P3W: 多功能复用 I/O 与外设引脚 P3W (General)), 2 (P3B: 多功能复用 I/O 与外设引脚 P3B (General)), 3 (CS#: 多功能复用 I/O 与外设引脚 CS# (General)), 4 (SCK: 多功能复用 I/O 与外设引脚 SCK (SPI)), 5 (SDI: 多功能复用 I/O 与外设引脚 SDI (General)), 6 (VSS: 电源参考地引脚 (VSS))。

MCP4362-103E/ST 的 IPC-7351B 标准 PCB 封装焊盘尺寸是多少？

依据数据手册机械尺寸及 IPC-7351B Level B (中等密度) 规范，MCP4362-103E/ST (TSSOP-14) 本体轮廓为 4.40 × 5.00 mm，引脚间距 e = 0.65 mm，共计 14 个铜箔焊盘。

哪里可以下载 MCP4362-103E/ST 的 KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr) 与 3D STEP 模型？

您可以在本页面免费下载基于 CERN-OHL-P-2.0 开源硬件协议且通过几何校验的 MCP4362-103E/ST (MICROCHIP, TSSOP-14) 完整 CAD 库，包含 KiCad 8 封装、原理图符号、Fusion 360 / Eagle (.lbr) 以及 3D STEP AP214 / WebGL GLB 模型。

静态索引附录：引脚分配表 (14 脚) 与 MCP4362 系列同族变体展开静态数据表
引脚编号 (Pin #)信号名称 (Signal Name)电气类型 (Type)功能说明与 PCB 设计建议
1P3WDigital_IO信号引脚 P3W（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：P3W。支持总线接口：General。
2P3BDigital_IO信号引脚 P3B（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：P3B。支持总线接口：General。
3CS#Digital_IO信号引脚 CS#（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：CS#。支持总线接口：General。
4SCKDigital_IO信号引脚 SCK（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：SCK。支持总线接口：SPI。
5SDIDigital_IO信号引脚 SDI（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：SDI。支持总线接口：General。
6VSSGND0V 接地回路引脚 (VSS)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
7P1BDigital_IO信号引脚 P1B（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：P1B。支持总线接口：General。
8P1WDigital_IO信号引脚 P1W（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：P1W。支持总线接口：General。
9P0WDigital_IO信号引脚 P0W（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：P0W。支持总线接口：General。
10P0BDigital_IO信号引脚 P0B（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：P0B。支持总线接口：General。
11SDODigital_IO信号引脚 SDO（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：SDO。支持总线接口：General。
12VDDPower_In主供电输入引脚 (VDD)，工作电压域：2.7V to 5.5V（最高耐压：5.5V）。
13P2BDigital_IO信号引脚 P2B（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：P2B。支持总线接口：General。
14P2WDigital_IO信号引脚 P2W（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：P2W。支持总线接口：General。
探索器件库封装厂商上传