MCP4362-103E/ST (TSSOP-14) — 回路図シンボル、IPC-7351B フットプリント & 3D STEP モデル

Q: MCP4362-103E/ST (TSSOP-14) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 MCP4362-103E/ST (TSSOP-14 パッケージ) は全 14 ピン構成で、ピンピッチは 0.65 mm、動作電源電圧範囲 VCC は 2.7V to 5.5V です。主なピン：1 (P3W: マルチプレクスI/O・ペリフェラル端子 P3W (General)), 2 (P3B: マルチプレクスI/O・ペリフェラル端子 P3B (General)), 3 (CS#: マルチプレクスI/O・ペリフェラル端子 CS# (General)), 4 (SCK: マルチプレクスI/O・ペリフェラル端子 SCK (SPI)), 5 (SDI: マルチプレクスI/O・ペリフェラル端子 SDI (General)), 6 (VSS: グラウンド基準端子 (VSS))。

Q: MCP4362-103E/ST の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、MCP4362-103E/ST (TSSOP-14) の本体外形は 4.40 × 5.00 mm、ピッチ e = 0.65 mm、合計 14 パッドで構成されています。

Q: MCP4362-103E/ST の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの MCP4362-103E/ST (MICROCHIP, TSSOP-14) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

1. シンボル

2. 2Dフットプリント

3. 3Dモデル

パッケージ外形: 4.40mm × 5.00mm · ピッチ: 0.65mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (14/14)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます

ピン	記号	種別	機能説明 (JA)
1	P3W	I/O	マルチプレクスI/O・ペリフェラル端子 P3W (General)
2	P3B	I/O	マルチプレクスI/O・ペリフェラル端子 P3B (General)
3	CS#	I/O	マルチプレクスI/O・ペリフェラル端子 CS# (General)
4	SCK	I/O	マルチプレクスI/O・ペリフェラル端子 SCK (SPI)
5	SDI	I/O	マルチプレクスI/O・ペリフェラル端子 SDI (General)
6	VSS	GND	グラウンド基準端子 (VSS)
7	P1B	I/O	マルチプレクスI/O・ペリフェラル端子 P1B (General)
8	P1W	I/O	マルチプレクスI/O・ペリフェラル端子 P1W (General)
9	P0W	I/O	マルチプレクスI/O・ペリフェラル端子 P0W (General)
10	P0B	I/O	マルチプレクスI/O・ペリフェラル端子 P0B (General)
11	SDO	I/O	マルチプレクスI/O・ペリフェラル端子 SDO (General)
12	VDD	Power	電源供給入力 (VDD — 2.7V to 5.5V)
13	P2B	I/O	マルチプレクスI/O・ペリフェラル端子 P2B (General)
14	P2W	I/O	マルチプレクスI/O・ペリフェラル端子 P2W (General)

PIN 1 P3W

I/O

マルチプレクスI/O・ペリフェラル端子 P3W (General)

設計上の注意点: Signal terminal P3W (I/O, 2.7V to 5.5V domain). Multiplexed alternate functions: P3W. Supported peripheral buses: General.

IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

抽出図面ギャラリー (6 標準図面 + 13 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大

1. 実装3D外観モデルREPRESENTATIVE

MCP4362-103E/ST (TSSOP-14) - 1. 実装3D外観モデル

高精度3Dソリッドモデル拡大 ›

2. 標準ピン配置図 (上面)CLEANROOM PINOUT

MCP4362-103E/ST (TSSOP-14) - 2. 標準ピン配置図 (上面)

パッケージ正規ピン配置 (14ピン)拡大 ›

3. 原本データシートピン図PDF PINOUT

MCP4362-103E/ST (TSSOP-14) - 3. 原本データシートピン図

無トリミングピン配置図拡大 ›

4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS

MCP4362-103E/ST (TSSOP-14) - 4. パッケージ外形寸法図 (D×E×A)

TSSOP-14 · 4.40×5.00mm · ピッチ 0.65mm拡大 ›

5. 推奨PCBフットプリントLAND PATTERN

MCP4362-103E/ST (TSSOP-14) - 5. 推奨PCBフットプリント

IPC-7351B パッド (14 Pads)拡大 ›

6. アプリケーション参考回路SCHEMATIC

MCP4362-103E/ST (TSSOP-14) - 6. アプリケーション参考回路

Typical Application Schematic拡大 ›

PDF データシート原本ピン配置・技術図面ライブラリ (13 点 · 1/2 ページ)

MCP4362 シリーズの切り抜きなし原本図面 13 点中 1–12 点目を表示

P1 · p01_fig011777×1705px

MCP4362-103E/ST (TSSOP-14) — Features | Specified - 1.8V to 5.5V - Device Operation • Wide Bandwidth (-3 dB) Operation: - 2 MHz (typical) for 5.0 kΩ device • Extended temperature range (-40°C to +125°C) | Package Types (Top View) | MCP43X1 Quad Potentiometers | TSSOP |

Features | Specified - 1.8V to 5.5V - Device Operation • Wide Bandwidth (-3 dB) Operation: - 2 MHz (typical) for 5.0 kΩ device • Extended temperature range (-40°C to +125°C) | Package Types (Top View) | MCP43X1 Quad Potentiometers | TSSOP |

P2 · p02_fig011779×2070px

MCP4332 (3) 4 Rheostat SPI RAM No Mid-Scale 5.0, 10.0, 50.0, 100.0 75 129 1.8V to 5.5V

P2 · p02_fig021795×773px

P3B

P62 · p62_fig011777×695px

MCP4362-103E/ST (TSSOP-14) — FIGURE 8-4: MCP4XXX Non-volatile Digital Potentiometer Evaluation Board (MCP402XEV) implementation to generate the VIHH voltage. 8.3 Using Shutdown Modes

FIGURE 8-4: MCP4XXX Non-volatile Digital Potentiometer Evaluation Board (MCP402XEV) implementation to generate the VIHH voltage. 8.3 Using Shutdown Modes

P62 · p62_fig021576×608px

FIGURE 8-3: Using the TC1240A to Generate the VIHH Voltage.

P62 · p62_fig03867×1140px

FIGURE 8-3: Using the TC1240A to Generate the VIHH Voltage.

P63 · p63_fig011777×1273px

FIGURE 8-7: Quad Pinout (TSSOP Package) vs. Dual Pinout.

P63 · p63_fig01P63

Datasheet Page 63 (p63_fig01)

P64 · p64_fig011779×980px

Figure 8-8 shows possible layout implementations for an application to support the quad and dual options on the same PCB.

P67 · p67_fig02456×1439px

Example | 4362502E | 0940 | 256 | Example | 4361 502EML | 256 ^^3 e | Example | 0940 | MCP4361 | EST 256 | 0940 ^^3 e

P67 · p67_fig031777×754px

MCP4362-103E/ST (TSSOP-14) — © 2009 Microchip Technology Inc. DS22233A-page 67 | Note: In the event the full Microchip part number cannot be marked on one line, it will be carried over to the next line, thus limiting the number of available characters for customer-spec

© 2009 Microchip Technology Inc. DS22233A-page 67 | Note: In the event the full Microchip part number cannot be marked on one line, it will be carried over to the next line, thus limiting the number of available characters for customer-spec

P67 · p67_fig03P67

Datasheet Page 67 (p67_fig03)

1 / 2 ページ (13 点の抽出図面)

電気仕様 & 部品詳細スペック (MCP4362-103E/ST)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)

標準電子部品・コネクタ

詳細概要:MCP4362-103E/ST (TSSOP-14) は 14 ピンの標準電子部品・コネクタで、パッケージ外形は 5.00 × 4.40 × 1.00 mm（ピンピッチ e = 0.65 mm）です。動作電源電圧 2.7V to 5.5V、動作温度範囲 0°C to 70°C、SPI インターフェースを内蔵しています。

動作電源電圧範囲V_CC / V_DD

2.7V to 5.5V

電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置

動作周囲温度範囲T_A

0°C to 70°C

工業用温度グレード；最大接合部温度 T_J(max) = +125°C

動作クロック・無線周波数f_CLK / f_RF

10 MHz

PDF データシート電気的特性より抽出

出力電流・消費電流定格I_OUT / I_CC

I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA

ピンあたりの絶対最大定格電流を厳守

パッケージ外形寸法 (D × E × A)D × E × A

5.00 × 4.40 × 1.00 mm (A1=0.10 mm)

パッケージ系列: TSSOP (TSSOP-14)

ピン数・リードピッチN / e

14 Pins | Pitch e = 0.65 mm (25.6 mil)

IPC-7351B 中心間スパン C 準拠

内蔵ペリフェラルバスBuses

SPI

回路図シンボル・2D フットプリント・3D モデル完全同期

リフロー実装・吸湿感度IPC / MSL

IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3

サーマルパッドは 60% 分割ステンシル開口を推奨

エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。

エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック

5/5 合格

IEEE-315 シンボル14 ピン自動バス分類

IPC-7351B フットプリント14 パッド · ピッチ 0.65mm

IPC-7525 60% はんだペースト開口リフロー標準 1:1

DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm

3D STEP AP214 & GLB座標原点完全一致 (0,0,0)

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース

5.00 PCB Verified

機械寸法 & ランドパターン (TSSOP-14)

データシートから抽出・IPC-7351B 準拠標準化

パッケージ外形 (D × E)Nominal

5.00 × 4.40 mm

全高 (A) & ピッチ (e)IPC-7351B

A=1.00mm · e=0.65mm

パッド寸法 (W × L)Level B

0.42 × 1.45 mm

ピン数 / 総パッド数Topology

14P / 14Pad (DUAL_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番

DFM READY

部品記号 / 代替型番	定数 / パッケージ	役割 & PCB レイアウトルール
N/A BOM	Per application circuit TSSOP-14	定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — MCP4362-103E/ST (TSSOP-14)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答

IPC-7351B / IEEE-315

MCP4362-103E/ST (TSSOP-14) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 MCP4362-103E/ST (TSSOP-14 パッケージ) は全 14 ピン構成で、ピンピッチは 0.65 mm、動作電源電圧範囲 VCC は 2.7V to 5.5V です。主なピン：1 (P3W: マルチプレクスI/O・ペリフェラル端子 P3W (General)), 2 (P3B: マルチプレクスI/O・ペリフェラル端子 P3B (General)), 3 (CS#: マルチプレクスI/O・ペリフェラル端子 CS# (General)), 4 (SCK: マルチプレクスI/O・ペリフェラル端子 SCK (SPI)), 5 (SDI: マルチプレクスI/O・ペリフェラル端子 SDI (General)), 6 (VSS: グラウンド基準端子 (VSS))。

MCP4362-103E/ST の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、MCP4362-103E/ST (TSSOP-14) の本体外形は 4.40 × 5.00 mm、ピッチ e = 0.65 mm、合計 14 パッドで構成されています。

MCP4362-103E/ST の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの MCP4362-103E/ST (MICROCHIP, TSSOP-14) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (14 ピン) & MCP4362 シリーズバリエーション静的テーブルを開く

ピン番号 (Pin #)	信号名 (Signal Name)	電気種別 (Type)	機能説明 & 回路設計上の注意
1	P3W	Digital_IO	信号端子 P3W（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: P3W。対応バス/インターフェース: General。
2	P3B	Digital_IO	信号端子 P3B（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: P3B。対応バス/インターフェース: General。
3	CS#	Digital_IO	信号端子 CS#（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: CS#。対応バス/インターフェース: General。
4	SCK	Digital_IO	信号端子 SCK（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: SCK。対応バス/インターフェース: SPI。
5	SDI	Digital_IO	信号端子 SDI（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: SDI。対応バス/インターフェース: General。
6	VSS	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
7	P1B	Digital_IO	信号端子 P1B（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: P1B。対応バス/インターフェース: General。
8	P1W	Digital_IO	信号端子 P1W（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: P1W。対応バス/インターフェース: General。
9	P0W	Digital_IO	信号端子 P0W（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: P0W。対応バス/インターフェース: General。
10	P0B	Digital_IO	信号端子 P0B（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: P0B。対応バス/インターフェース: General。
11	SDO	Digital_IO	信号端子 SDO（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: SDO。対応バス/インターフェース: General。
12	VDD	Power_In	2.7V to 5.5V 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
13	P2B	Digital_IO	信号端子 P2B（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: P2B。対応バス/インターフェース: General。
14	P2W	Digital_IO	信号端子 P2W（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: P2W。対応バス/インターフェース: General。

4D Studio: MCP4362-103E/ST Permalink: /part/C510891 MICROCHIP TSSOP-14 すべてのパッケージすべてのメーカー