DRV8833PWPR (TSSOP-16-EP) — Symbol, Footprint IPC-7351B & 3D STEP Model

DRV8833PWPR

TIID: C50506TSSOP-16-EP · 17 ピン · Pitch 0.65mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · DRV8833PWPR (TSSOP-16-EP)1nSLEEP2AOUT13AISEN4AOUT25BOUT26BISEN7BOUT18nFault9BIN117GND16AIN115AIN214VINT13GND12VM11VCP10BIN2Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.817.812.77.62.5-2.5-7.6-12.7-17.8mm
2. 2Dフットプリント
1234567891011121314151617E=4.40mm · Pitch e=0.65mmD=5.00mm-5-4-3-2-101234543210-1-2-3-4mm
3. 3Dモデル
パッケージ外形: 4.40mm × 5.00mm · ピッチ: 0.65mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (17/17)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1nSLEEPI/OマルチプレクスI/O・ペリフェラル端子 nSLEEP (General)
2AOUT1I/OマルチプレクスI/O・ペリフェラル端子 AOUT1 (General)
3AISENI/OマルチプレクスI/O・ペリフェラル端子 AISEN (General)
4AOUT2I/OマルチプレクスI/O・ペリフェラル端子 AOUT2 (General)
5BOUT2I/OマルチプレクスI/O・ペリフェラル端子 BOUT2 (General)
6BISENI/OマルチプレクスI/O・ペリフェラル端子 BISEN (General)
7BOUT1I/OマルチプレクスI/O・ペリフェラル端子 BOUT1 (General)
8nFaultI/OマルチプレクスI/O・ペリフェラル端子 nFault (General)
9BIN1I/OマルチプレクスI/O・ペリフェラル端子 BIN1 (General)
10BIN2I/OマルチプレクスI/O・ペリフェラル端子 BIN2 (General)
11VCPI/OマルチプレクスI/O・ペリフェラル端子 VCP (General)
12VMI/OマルチプレクスI/O・ペリフェラル端子 VM (General)
13GNDGNDグラウンド基準端子 (GND)
14VINTPower電源供給入力 (VINT — 2.7 V to 10.8 V)
15AIN2I/OマルチプレクスI/O・ペリフェラル端子 AIN2 (ADC)
16AIN1I/OマルチプレクスI/O・ペリフェラル端子 AIN1 (ADC)
17GNDGNDグラウンド基準端子 (GND)
PIN 1 nSLEEP
I/O
マルチプレクスI/O・ペリフェラル端子 nSLEEP (General)
設計上の注意点: Sleepmodeinput
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 15 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: DRV8833PWPR (TI · TSSOP-16-EP)
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
DRV8833PWPR (TSSOP-16-EP) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
DRV8833PWPR (TSSOP-16-EP) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (17ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
DRV8833PWPR (TSSOP-16-EP) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
DRV8833PWPR (TSSOP-16-EP) - 4. パッケージ外形寸法図 (D×E×A)
TSSOP-16-EP · 4.40×5.00mm · ピッチ 0.65mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
DRV8833PWPR (TSSOP-16-EP) - 5. 推奨PCBフットプリント
IPC-7351B パッド (17 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
DRV8833PWPR (TSSOP-16-EP) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (15 点 · 1/2 ページ)
DRV8833 シリーズの切り抜きなし原本図面 15 点中 1–12 点目を表示
P3 · p03_fig02パッケージ完全一致
DRV8833PWPR (TSSOP-16-EP) — 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 16 | 15 | 14 | 13 | 12 | 11 | 10 | 9 | GND (PPAD) | AOUT1 | nSLEEP | AIN1 | AIN2 | VINT GND VM VCP | BIN1 | BIN2 | BOUT1 | nFAULT | BOUT2 | BISEN | AOUT2 | AISEN | PWP Package RTY Package 16-Pin HTSSOP 16-Pin
1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 16 | 15 | 14 | 13 | 12 | 11 | 10 | 9 | GND (PPAD) | AOUT1 | nSLEEP | AIN1 | AIN2 | VINT GND VM VCP | BIN1 | BIN2 | BOUT1 | nFAULT | BOUT2 | BISEN | AOUT2 | AISEN | PWP Package RTY Package 16-Pin HTSSOP 16-Pin
P27 · p27_fig01パッケージ完全一致
DRV8833PWPR (TSSOP-16-EP) — LAND PATTERN DATA - PwP (R-PDSO-G16) PowerPAD™ PLASTIC SMALL OUTLINE - Example Boord Loyout Stencil Openings
LAND PATTERN DATA - PwP (R-PDSO-G16) PowerPAD™ PLASTIC SMALL OUTLINE - Example Boord Loyout Stencil Openings
P1 · p01_fig01988×574px
DRV8833PWPR (TSSOP-16-EP) — 4 Simplified Schematic
4 Simplified Schematic
P3 · p03_fig011560×1049px
DRV8833PWPR (TSSOP-16-EP) — 6 Pin Configuration and Functions
6 Pin Configuration and Functions
P3 · p03_fig03704×538px
DRV8833PWPR (TSSOP-16-EP) — Pin Functions
Pin Functions
P3 · p03_fig02P3
DRV8833PWPR (TSSOP-16-EP) — Datasheet Page 3 (p03_fig02)
Datasheet Page 3 (p03_fig02)
P3 · p03_fig04P3
DRV8833PWPR (TSSOP-16-EP) — Datasheet Page 3 (p03_fig04)
Datasheet Page 3 (p03_fig04)
P12 · p12_fig011345×769px
DRV8833PWPR (TSSOP-16-EP) — Figure 7. Parallel Mode
Figure 7. Parallel Mode
P12 · p12_fig01P12
DRV8833PWPR (TSSOP-16-EP) — Datasheet Page 12 (p12_fig01)
Datasheet Page 12 (p12_fig01)
P19 · p19_fig01P19
DRV8833PWPR (TSSOP-16-EP) — Datasheet Page 19 (p19_fig01)
Datasheet Page 19 (p19_fig01)
P25 · p25_fig011711×2223px
DRV8833PWPR (TSSOP-16-EP) — MECHANICAL DATA - PwPe (R-PDSO-G'16) PowerPAD™ PLASTIC SMALL OUTLINE
MECHANICAL DATA - PwPe (R-PDSO-G'16) PowerPAD™ PLASTIC SMALL OUTLINE
P27 · p27_fig01P27
DRV8833PWPR (TSSOP-16-EP) — Datasheet Page 27 (p27_fig01)
Datasheet Page 27 (p27_fig01)
1 / 2 ページ (15 点の抽出図面)

電気仕様 & 部品詳細スペック (DRV8833PWPR)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:DRV8833PWPR (TSSOP-16-EP) は 16 ピンの標準電子部品・コネクタで、パッケージ外形は 5.00 × 4.40 × 1.20 mm(ピンピッチ e = 0.65 mm)です。動作電源電圧 2.7 V to 10.8 V、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、PWM, ADC インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
2.7 V to 10.8 V
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード;最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
50 kHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
5.00 × 4.40 × 1.20 mm (A1=0.00 mm)
パッケージ系列: TSSOP (TSSOP-16-EP)
ピン数・リードピッチN / e
16 Pins | Pitch e = 0.65 mm (25.6 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
PWM, ADC
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル17 ピン自動バス分類
OK
IPC-7351B フットプリント17 パッド · ピッチ 0.65mm
OK
IPC-7525 60% はんだペースト開口EPAD 2.73×3.20mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (TSSOP-16-EP)

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
5.00 × 4.40 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.00mm · e=0.65mm
パッド寸法 (W × L)Level B
0.42 × 1.45 mm
ピン数 / 総パッド数Topology
17P / 17Pad (DUAL_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
TSSOP-16-EP
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — DRV8833PWPR (TSSOP-16-EP)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

DRV8833PWPR (TSSOP-16-EP) のピン配置 (Pinout) および電源電圧仕様は?

TI 製 DRV8833PWPR (TSSOP-16-EP パッケージ) は全 17 ピン構成で、ピンピッチは 0.65 mm、動作電源電圧範囲 VCC は 2.7 V to 10.8 V です。主なピン:1 (nSLEEP: マルチプレクスI/O・ペリフェラル端子 nSLEEP (General)), 2 (AOUT1: マルチプレクスI/O・ペリフェラル端子 AOUT1 (General)), 3 (AISEN: マルチプレクスI/O・ペリフェラル端子 AISEN (General)), 4 (AOUT2: マルチプレクスI/O・ペリフェラル端子 AOUT2 (General)), 5 (BOUT2: マルチプレクスI/O・ペリフェラル端子 BOUT2 (General)), 6 (BISEN: マルチプレクスI/O・ペリフェラル端子 BISEN (General))。

DRV8833PWPR の IPC-7351B 準拠 PCB フットプリント寸法は?

データシート外形図および IPC-7351B Level B (標準密度) に基づき、DRV8833PWPR (TSSOP-16-EP) の本体外形は 4.40 × 5.00 mm、ピッチ e = 0.65 mm、合計 17 パッドで構成されています(中央放熱パッド EPAD 2.73 × 3.20 mm、IPC-7525 60% 開口ペーストマスク付き)。

DRV8833PWPR の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか?

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの DRV8833PWPR (TI, TSSOP-16-EP) CAD ライブラリパッケージ(KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB)を無料で直接ダウンロードできます。

静的リファレンス付録:ピン配置表 (17 ピン) & DRV8833 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1nSLEEPDigital_IO信号端子 nSLEEP(方向: I/O、電圧域: 2.7 V to 10.8 V)。多重化オルタネート機能: nSLEEP。対応バス/インターフェース: General。
2AOUT1Digital_IO信号端子 AOUT1(方向: I/O、電圧域: 2.7 V to 10.8 V)。多重化オルタネート機能: AOUT1。対応バス/インターフェース: General。
3AISENDigital_IO信号端子 AISEN(方向: I/O、電圧域: 2.7 V to 10.8 V)。多重化オルタネート機能: AISEN。対応バス/インターフェース: General。
4AOUT2Digital_IO信号端子 AOUT2(方向: I/O、電圧域: 2.7 V to 10.8 V)。多重化オルタネート機能: AOUT2。対応バス/インターフェース: General。
5BOUT2Digital_IO信号端子 BOUT2(方向: I/O、電圧域: 2.7 V to 10.8 V)。多重化オルタネート機能: BOUT2。対応バス/インターフェース: General。
6BISENDigital_IO信号端子 BISEN(方向: I/O、電圧域: 2.7 V to 10.8 V)。多重化オルタネート機能: BISEN。対応バス/インターフェース: General。
7BOUT1Digital_IO信号端子 BOUT1(方向: I/O、電圧域: 2.7 V to 10.8 V)。多重化オルタネート機能: BOUT1。対応バス/インターフェース: General。
8nFaultDigital_IO信号端子 nFault(方向: I/O、電圧域: 2.7 V to 10.8 V)。多重化オルタネート機能: nFault。対応バス/インターフェース: General。
9BIN1Digital_IO信号端子 BIN1(方向: I/O、電圧域: 2.7 V to 10.8 V)。多重化オルタネート機能: BIN1。対応バス/インターフェース: General。
10BIN2Digital_IO信号端子 BIN2(方向: I/O、電圧域: 2.7 V to 10.8 V)。多重化オルタネート機能: BIN2。対応バス/インターフェース: General。
11VCPDigital_IO信号端子 VCP(方向: I/O、電圧域: 2.7 V to 10.8 V)。多重化オルタネート機能: VCP。対応バス/インターフェース: General。
12VMDigital_IO信号端子 VM(方向: I/O、電圧域: 2.7 V to 10.8 V)。多重化オルタネート機能: VM。対応バス/インターフェース: General。
13GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
14VINTPower_In2.7 V to 10.8 V 電源ドメインで動作する正電源入力端子 (VINT、最大定格: 10.8V) です。
15AIN2Analog信号端子 AIN2(方向: I/O、電圧域: 2.7 V to 10.8 V)。多重化オルタネート機能: AIN2。対応バス/インターフェース: ADC。
16AIN1Analog信号端子 AIN1(方向: I/O、電圧域: 2.7 V to 10.8 V)。多重化オルタネート機能: AIN1。対応バス/インターフェース: ADC。
17GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。