ChipDocs.org
⌘K
2284 部品PDFアップロード
CH634W6G (QFN-64-EP(8x8)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH634W6G

WCHID: C45986779QFN-64-EP(8x8) · 65 ピン · Pitch 0.40mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · CH634W6G (QFN-64-EP(8x8))1P3_SS_TXB2P3_SS_TXA3P3_VDD124P3_SS_RXB5P3_SS_RXA6P3_HS_DP7P3_HS_DM8NC9P4_HS_DP10P4_HS_DM11P4_SS_TXB12P4_SS_TXA13P4_VDD1214P4_SS_RXB15P4_SS_RXA16GND17VFB18GND_DCDC19VSW20VDD521VDD33/VIO3322CFG023CFG124RESET#25VBUS_DET/PWR26RSVD/HUB_CC27OVCUR1#28SPI_MOSI29OVCUR2#30SPI_MISO/SDA31IO3132PWREN3#33GANG EN#_65EP64P2_HS_DM63P2_HS_DP62NC61NC60P2_SS_RXA59P2_SS_RXB58P2_VDD1257P2_SS_TXA56P2_SS_TXB55NC54VIO3353P1_HS_DM52P1_HS_DP51P1_SS_RXA50P1_SS_RXB49SMBDAT48P1_SS_TXA47P1_SS_TXB46RESET#45SCL44SUSP43NC42P1_CC141P1_CC240P2_CC139UP_SS_TXA38UP_SS_TXB37UP_HS_DP36UP_HS_DM35AVDD3334PWREN4#Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.248.343.238.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1-43.2-48.3mm
2. 2Dフットプリント
1234567891011121314151617181920212223242526272829303132333435363738394041424344454647484950515253545556575859606162636465E=8.00mm · Pitch e=0.40mmD=8.00mm-6-5-4-3-2-101234566543210-1-2-3-4-5-6mm
3. 3Dモデル
パッケージ外形: 8.00mm × 8.00mm · ピッチ: 0.40mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (65/65)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1P3_SS_TXBI/OマルチプレクスI/O・ペリフェラル端子 P3_SS_TXB (General)
2P3_SS_TXAI/OマルチプレクスI/O・ペリフェラル端子 P3_SS_TXA (General)
3P3_VDD12Power電源供給入力 (P3_VDD12 — 3.3V / 5.0V Standard Logic)
4P3_SS_RXBI/OマルチプレクスI/O・ペリフェラル端子 P3_SS_RXB (General)
5P3_SS_RXAI/OマルチプレクスI/O・ペリフェラル端子 P3_SS_RXA (General)
6P3_HS_DPI/OマルチプレクスI/O・ペリフェラル端子 P3_HS_DP (General)
7P3_HS_DMI/OマルチプレクスI/O・ペリフェラル端子 P3_HS_DM (General)
8NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
9P4_HS_DPI/OマルチプレクスI/O・ペリフェラル端子 P4_HS_DP (General)
10P4_HS_DMI/OマルチプレクスI/O・ペリフェラル端子 P4_HS_DM (General)
11P4_SS_TXBI/OマルチプレクスI/O・ペリフェラル端子 P4_SS_TXB (General)
12P4_SS_TXAI/OマルチプレクスI/O・ペリフェラル端子 P4_SS_TXA (General)
13P4_VDD12Power電源供給入力 (P4_VDD12 — 3.3V / 5.0V Standard Logic)
14P4_SS_RXBI/OマルチプレクスI/O・ペリフェラル端子 P4_SS_RXB (General)
15P4_SS_RXAI/OマルチプレクスI/O・ペリフェラル端子 P4_SS_RXA (General)
16GNDGNDグラウンド基準端子 (GND)
17VFBI/OマルチプレクスI/O・ペリフェラル端子 VFB (General)
18GND_DCDCGNDグラウンド基準端子 (GND_DCDC)
19VSWI/OマルチプレクスI/O・ペリフェラル端子 VSW (General)
20VDD5Power電源供給入力 (VDD5 — 3.3V / 5.0V Standard Logic)
21VDD33/VIO33Power電源供給入力 (VDD33/VIO33 — 3.3V / 5.0V Standard Logic)
22CFG0I/OマルチプレクスI/O・ペリフェラル端子 CFG0 (General)
23CFG1I/OマルチプレクスI/O・ペリフェラル端子 CFG1 (General)
24RESET#Iシステムイネーブル・ハードウェアリセット (RESET#)
25VBUS_DET/PWR_CCPower電源供給入力 (VBUS_DET/PWR_CC — 3.3V / 5.0V Standard Logic)
26RSVD/HUB_CCI/OマルチプレクスI/O・ペリフェラル端子 RSVD/HUB_CC (General)
27OVCUR1#I/OマルチプレクスI/O・ペリフェラル端子 OVCUR1# (General)
28SPI_MOSII/OマルチプレクスI/O・ペリフェラル端子 SPI_MOSI (SPI)
29OVCUR2#I/OマルチプレクスI/O・ペリフェラル端子 OVCUR2# (General)
30SPI_MISO/SDAI/OマルチプレクスI/O・ペリフェラル端子 SPI_MISO/SDA (SPI, I2C)
31IO31I/OGeneral Purpose Digital I/O Pin IO31
32PWREN3#I/OマルチプレクスI/O・ペリフェラル端子 PWREN3# (General)
33GANG EN#_I/OマルチプレクスI/O・ペリフェラル端子 GANG EN#_ (General)
34PWREN4#I/OマルチプレクスI/O・ペリフェラル端子 PWREN4# (General)
35AVDD33Power電源供給入力 (AVDD33 — 3.3V / 5.0V Standard Logic)
36UP_HS_DMI/OマルチプレクスI/O・ペリフェラル端子 UP_HS_DM (General)
37UP_HS_DPI/OマルチプレクスI/O・ペリフェラル端子 UP_HS_DP (General)
38UP_SS_TXBI/OマルチプレクスI/O・ペリフェラル端子 UP_SS_TXB (General)
39UP_SS_TXAI/OマルチプレクスI/O・ペリフェラル端子 UP_SS_TXA (General)
40P2_CC1I/OマルチプレクスI/O・ペリフェラル端子 P2_CC1 (General)
41P1_CC2I/OマルチプレクスI/O・ペリフェラル端子 P1_CC2 (General)
42P1_CC1I/OマルチプレクスI/O・ペリフェラル端子 P1_CC1 (General)
43NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
44SUSPI/OマルチプレクスI/O・ペリフェラル端子 SUSP (General)
45SCLI/OマルチプレクスI/O・ペリフェラル端子 SCL (I2C)
46RESET#Iシステムイネーブル・ハードウェアリセット (RESET#)
47P1_SS_TXBI/OマルチプレクスI/O・ペリフェラル端子 P1_SS_TXB (General)
48P1_SS_TXAI/OマルチプレクスI/O・ペリフェラル端子 P1_SS_TXA (General)
49SMBDATI/OマルチプレクスI/O・ペリフェラル端子 SMBDAT (General)
50P1_SS_RXBI/OマルチプレクスI/O・ペリフェラル端子 P1_SS_RXB (General)
51P1_SS_RXAI/OマルチプレクスI/O・ペリフェラル端子 P1_SS_RXA (General)
52P1_HS_DPI/OマルチプレクスI/O・ペリフェラル端子 P1_HS_DP (General)
53P1_HS_DMI/OマルチプレクスI/O・ペリフェラル端子 P1_HS_DM (General)
54VIO33I/OマルチプレクスI/O・ペリフェラル端子 VIO33 (General)
55NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
56P2_SS_TXBI/OマルチプレクスI/O・ペリフェラル端子 P2_SS_TXB (General)
57P2_SS_TXAI/OマルチプレクスI/O・ペリフェラル端子 P2_SS_TXA (General)
58P2_VDD12Power電源供給入力 (P2_VDD12 — 3.3V / 5.0V Standard Logic)
59P2_SS_RXBI/OマルチプレクスI/O・ペリフェラル端子 P2_SS_RXB (General)
60P2_SS_RXAI/OマルチプレクスI/O・ペリフェラル端子 P2_SS_RXA (General)
61NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
62NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
63P2_HS_DPI/OマルチプレクスI/O・ペリフェラル端子 P2_HS_DP (General)
64P2_HS_DMI/OマルチプレクスI/O・ペリフェラル端子 P2_HS_DM (General)
65EPGND露出サーマルパッド・グラウンド (EP)
PIN 1 P3_SS_TXB
I/O
マルチプレクスI/O・ペリフェラル端子 P3_SS_TXB (General)
設計上の注意点: Signal terminal P3_SS_TXB (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: P3_SS_TXB. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 11 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: CH634W6G (WCH · QFN-64-EP(8x8))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
CH634W6G (QFN-64-EP(8x8)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
CH634W6G (QFN-64-EP(8x8)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (65ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
CH634W6G (QFN-64-EP(8x8)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
CH634W6G (QFN-64-EP(8x8)) - 4. パッケージ外形寸法図 (D×E×A)
QFN-64-EP(8x8) · 8.00×8.00mm · ピッチ 0.40mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
CH634W6G (QFN-64-EP(8x8)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (65 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
CH634W6G (QFN-64-EP(8x8)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (11 点 · 1/1 ページ)
CH634 シリーズの切り抜きなし原本図面 11 点中 1–11 点目を表示
P1 · p01_fig011738×1512px
CH634W6G (QFN-64-EP(8x8)) — 图1-1 系统框图
图1-1 系统框图
P3 · p03_fig011971×2469px
CH634W6G (QFN-64-EP(8x8)) — CH634 手册1 https://wch.cn
CH634 手册1 https://wch.cn
P3 · p03_fig01P3
CH634W6G (QFN-64-EP(8x8)) — Datasheet Page 3 (p03_fig01)
Datasheet Page 3 (p03_fig01)
P4 · p04_fig011849×2509px
CH634W6G (QFN-64-EP(8x8)) — 2、CH634F、CH634W5M、CH634W6T 内部没有LDO 调压器和DC-DC 降压器，需外部同时供电3.3V 和1.2V。其它型号内置3.3V 的LDO 调压器和1.2V 的DC-DC 降压器，外部单一供电5V 或3.3V。
2、CH634F、CH634W5M、CH634W6T 内部没有LDO 调压器和DC-DC 降压器，需外部同时供电3.3V 和1.2V。其它型号内置3.3V 的LDO 调压器和1.2V 的DC-DC 降压器，外部单一供电5V 或3.3V。
P6 · p06_fig011761×2487px
CH634W6G (QFN-64-EP(8x8)) — CH634 手册1 https://wch.cn
CH634 手册1 https://wch.cn
P6 · p06_fig021787×439px
CH634W6G (QFN-64-EP(8x8)) — V2.3 6
V2.3 6
P8 · p08_fig011787×1392px
CH634W6G (QFN-64-EP(8x8)) — V2.3 8
V2.3 8
P30 · p30_fig011640×1281px
CH634W6G (QFN-64-EP(8x8)) — 图8-1 CH340X 芯片参考电路图
图8-1 CH340X 芯片参考电路图
P30 · p30_fig021757×1678px
CH634W6G (QFN-64-EP(8x8)) — V2.3 30
V2.3 30
P30 · p30_fig01P30
CH634W6G (QFN-64-EP(8x8)) — Datasheet Page 30 (p30_fig01)
Datasheet Page 30 (p30_fig01)
P27 · p27_fig01PDF 内の全パッケージ
CH634W6G (QFN-64-EP(8x8)) — 3.1 QFN56 [QFN-76(9x9)]
3.1 QFN56 [QFN-76(9x9)]

電気仕様 & 部品詳細スペック (CH634W6G)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:CH634W6G (QFN-64-EP(8x8)) は 64 ピンの標準電子部品・コネクタで、パッケージ外形は 8.00 × 8.00 × 0.90 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、USB, I2C, SPI インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
8.00 × 8.00 × 0.90 mm (A1=0.03 mm)
パッケージ系列: QFN (QFN-64-EP(8x8))
ピン数・リードピッチN / e
64 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB, I2C, SPI
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル65 ピン自動バス分類
OK
IPC-7351B フットプリント65 パッド · ピッチ 0.40mm
OK
IPC-7525 60% はんだペースト開口EPAD 6.20×6.20mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified
IPC-7351B

同系列ファミリー & 同一データシート部品 — CH634 (3)

同一データシートを共有するパッケージ違いやバリアントを選択

機械寸法 & ランドパターン (QFN-64-EP(8x8))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
8.00 × 8.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.90mm · e=0.40mm
パッド寸法 (W × L)Level B
0.22 × 0.80 mm
ピン数 / 総パッド数Topology
65P / 65Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
QFN-64-EP(8x8)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — CH634W6G (QFN-64-EP(8x8))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

CH634W6G (QFN-64-EP(8x8)) のピン配置 (Pinout) および電源電圧仕様は？

WCH 製 CH634W6G (QFN-64-EP(8x8) パッケージ) は全 65 ピン構成で、ピンピッチは 0.40 mm です。主なピン：1 (P3_SS_TXB: マルチプレクスI/O・ペリフェラル端子 P3_SS_TXB (General)), 2 (P3_SS_TXA: マルチプレクスI/O・ペリフェラル端子 P3_SS_TXA (General)), 3 (P3_VDD12: 電源供給入力 (P3_VDD12 — 3.3V / 5.0V Standard Logic)), 4 (P3_SS_RXB: マルチプレクスI/O・ペリフェラル端子 P3_SS_RXB (General)), 5 (P3_SS_RXA: マルチプレクスI/O・ペリフェラル端子 P3_SS_RXA (General)), 6 (P3_HS_DP: マルチプレクスI/O・ペリフェラル端子 P3_HS_DP (General))。

CH634W6G の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH634W6G (QFN-64-EP(8x8)) の本体外形は 8.00 × 8.00 mm、ピッチ e = 0.40 mm、合計 65 パッドで構成されています（中央放熱パッド EPAD 6.20 × 6.20 mm、IPC-7525 60% 開口ペーストマスク付き）。

CH634W6G の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH634W6G (WCH, QFN-64-EP(8x8)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (65 ピン) & CH634 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1P3_SS_TXBDigital_IO信号端子 P3_SS_TXB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3_SS_TXB。対応バス/インターフェース: General。
2P3_SS_TXADigital_IO信号端子 P3_SS_TXA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3_SS_TXA。対応バス/インターフェース: General。
3P3_VDD12Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (P3_VDD12、最大定格: 5.5V) です。
4P3_SS_RXBDigital_IO信号端子 P3_SS_RXB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3_SS_RXB。対応バス/インターフェース: General。
5P3_SS_RXADigital_IO信号端子 P3_SS_RXA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3_SS_RXA。対応バス/インターフェース: General。
6P3_HS_DPDigital_IO信号端子 P3_HS_DP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3_HS_DP。対応バス/インターフェース: General。
7P3_HS_DMDigital_IO信号端子 P3_HS_DM（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3_HS_DM。対応バス/インターフェース: General。
8NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
9P4_HS_DPDigital_IO信号端子 P4_HS_DP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4_HS_DP。対応バス/インターフェース: General。
10P4_HS_DMDigital_IO信号端子 P4_HS_DM（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4_HS_DM。対応バス/インターフェース: General。
11P4_SS_TXBDigital_IO信号端子 P4_SS_TXB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4_SS_TXB。対応バス/インターフェース: General。
12P4_SS_TXADigital_IO信号端子 P4_SS_TXA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4_SS_TXA。対応バス/インターフェース: General。
13P4_VDD12Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (P4_VDD12、最大定格: 5.5V) です。
14P4_SS_RXBDigital_IO信号端子 P4_SS_RXB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4_SS_RXB。対応バス/インターフェース: General。
15P4_SS_RXADigital_IO信号端子 P4_SS_RXA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4_SS_RXA。対応バス/インターフェース: General。
16GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
17VFBDigital_IO信号端子 VFB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VFB。対応バス/インターフェース: General。
18GND_DCDCGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND_DCDC) です。
19VSWDigital_IO信号端子 VSW（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VSW。対応バス/インターフェース: General。
20VDD5Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD5、最大定格: 5.5V) です。
21VDD33/VIO33Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD33/VIO33、最大定格: 5.5V) です。
22CFG0Digital_IO信号端子 CFG0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CFG0。対応バス/インターフェース: General。
23CFG1Digital_IO信号端子 CFG1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CFG1。対応バス/インターフェース: General。
24RESET#Digital_IOローアクティブ・ハードウェアリセット端子 (RESET#)：Lowに引くことでコアと全ペリフェラルを初期化します。
25VBUS_DET/PWR_CCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VBUS_DET/PWR_CC、最大定格: 5.5V) です。
26RSVD/HUB_CCDigital_IO信号端子 RSVD/HUB_CC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RSVD/HUB_CC。対応バス/インターフェース: General。
27OVCUR1#Digital_IO信号端子 OVCUR1#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: OVCUR1#。対応バス/インターフェース: General。
28SPI_MOSIDigital_IO信号端子 SPI_MOSI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SPI_MOSI。対応バス/インターフェース: SPI。
29OVCUR2#Digital_IO信号端子 OVCUR2#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: OVCUR2#。対応バス/インターフェース: General。
30SPI_MISO/SDADigital_IO信号端子 SPI_MISO/SDA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SPI_MISO/SDA。対応バス/インターフェース: SPI, I2C。
31IO31Digital_IOGeneral Purpose Digital I/O Pin IO31
32PWREN3#Digital_IO信号端子 PWREN3#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PWREN3#。対応バス/インターフェース: General。
33GANG EN#_Digital_IO信号端子 GANG EN#_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GANG EN#_。対応バス/インターフェース: General。
34PWREN4#Digital_IO信号端子 PWREN4#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PWREN4#。対応バス/インターフェース: General。
35AVDD33Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (AVDD33、最大定格: 5.5V) です。
36UP_HS_DMDigital_IO信号端子 UP_HS_DM（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: UP_HS_DM。対応バス/インターフェース: General。
37UP_HS_DPDigital_IO信号端子 UP_HS_DP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: UP_HS_DP。対応バス/インターフェース: General。
38UP_SS_TXBDigital_IO信号端子 UP_SS_TXB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: UP_SS_TXB。対応バス/インターフェース: General。
39UP_SS_TXADigital_IO信号端子 UP_SS_TXA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: UP_SS_TXA。対応バス/インターフェース: General。
40P2_CC1Digital_IO信号端子 P2_CC1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2_CC1。対応バス/インターフェース: General。
41P1_CC2Digital_IO信号端子 P1_CC2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1_CC2。対応バス/インターフェース: General。
42P1_CC1Digital_IO信号端子 P1_CC1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1_CC1。対応バス/インターフェース: General。
43NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
44SUSPDigital_IO信号端子 SUSP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SUSP。対応バス/インターフェース: General。
45SCLDigital_IO信号端子 SCL（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SCL。対応バス/インターフェース: I2C。
46RESET#Digital_IOローアクティブ・ハードウェアリセット端子 (RESET#)：Lowに引くことでコアと全ペリフェラルを初期化します。
47P1_SS_TXBDigital_IO信号端子 P1_SS_TXB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1_SS_TXB。対応バス/インターフェース: General。
48P1_SS_TXADigital_IO信号端子 P1_SS_TXA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1_SS_TXA。対応バス/インターフェース: General。
49SMBDATDigital_IO信号端子 SMBDAT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SMBDAT。対応バス/インターフェース: General。
50P1_SS_RXBDigital_IO信号端子 P1_SS_RXB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1_SS_RXB。対応バス/インターフェース: General。
51P1_SS_RXADigital_IO信号端子 P1_SS_RXA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1_SS_RXA。対応バス/インターフェース: General。
52P1_HS_DPDigital_IO信号端子 P1_HS_DP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1_HS_DP。対応バス/インターフェース: General。
53P1_HS_DMDigital_IO信号端子 P1_HS_DM（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1_HS_DM。対応バス/インターフェース: General。
54VIO33Digital_IO信号端子 VIO33（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VIO33。対応バス/インターフェース: General。
55NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
56P2_SS_TXBDigital_IO信号端子 P2_SS_TXB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2_SS_TXB。対応バス/インターフェース: General。
57P2_SS_TXADigital_IO信号端子 P2_SS_TXA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2_SS_TXA。対応バス/インターフェース: General。
58P2_VDD12Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (P2_VDD12、最大定格: 5.5V) です。
59P2_SS_RXBDigital_IO信号端子 P2_SS_RXB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2_SS_RXB。対応バス/インターフェース: General。
60P2_SS_RXADigital_IO信号端子 P2_SS_RXA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2_SS_RXA。対応バス/インターフェース: General。
61NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
62NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
63P2_HS_DPDigital_IO信号端子 P2_HS_DP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2_HS_DP。対応バス/インターフェース: General。
64P2_HS_DMDigital_IO信号端子 P2_HS_DM（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2_HS_DM。対応バス/インターフェース: General。
探索部品パッケージメーカーアップロード