ChipDocs.org
⌘K
2284 部品PDFアップロード
CH634W7V (QFN-76(9x9)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH634W7V

WCHID: C46061836QFN-76(9x9) · 77 ピン · Pitch 0.40mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · CH634W7V (QFN-76(9x9))1NC2P1_SS_TXA3P1_VDD124P1_SS_RXB5P1_SS_RXA6NC7P1_HS_DP8P1_HS_DM9NC10P4_SS_TXB11P4_SS_TXA12P4_VDD1213P4_SS_RXB14P4_SS_RXA15NC16P4_HS_DP17P4_HS_DM18OVCUR2#19PWREN220VDD521VDD3322NC23PWREN_POL24RESET#25OVCUR1#26PWREN127OVCUR4#28PWREN429AVDD3330GPIO331GPIO232LED_A4/SPI_S33LED_A3/SPI_M34LED_A2/SPI_S35LED_A1/SPI_M36SMBCLK/GPIO137NC38VDD539VSW77GND76NC75P2_HS_DM74P2_HS_DP73NC72P2_SS_RXA71P2_SS_RXB70P2_VDD1269P2_SS_TXA68P2_SS_TXB67NC66P3_HS_DM65P3_HS_DP64NC63P3_SS_RXA62P3_SS_RXB61P3_VDD1260P3_SS_TXA59P3_SS_TXB58NC57GND56NC55XO54UP_HS_DM53UP_HS_DP52NC51UP_SS_RXA50UP_SS_RXB49UP_VDD1248UP_SS_TXA47UP_SS_TXB46DVDD1245VBUS_DET44PWRON_DET43VIO3342PWREN341OVCUR3#40VFBGrid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.255.950.845.740.635.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6-40.6-45.7-50.8-55.9mm
2. 2Dフットプリント
1234567891011121314151617181920212223242526272829303132333435363738394041424344454647484950515253545556575859606162636465666768697071727374757677E=9.00mm · Pitch e=0.40mmD=9.00mm-7-5-3-113577531-1-3-5-7mm
3. 3Dモデル
パッケージ外形: 9.00mm × 9.00mm · ピッチ: 0.40mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (77/77)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
2P1_SS_TXAI/OマルチプレクスI/O・ペリフェラル端子 P1_SS_TXA (General)
3P1_VDD12Power電源供給入力 (P1_VDD12 — 3.3V / 5.0V Standard Logic)
4P1_SS_RXBI/OマルチプレクスI/O・ペリフェラル端子 P1_SS_RXB (General)
5P1_SS_RXAI/OマルチプレクスI/O・ペリフェラル端子 P1_SS_RXA (General)
6NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
7P1_HS_DPI/OマルチプレクスI/O・ペリフェラル端子 P1_HS_DP (General)
8P1_HS_DMI/OマルチプレクスI/O・ペリフェラル端子 P1_HS_DM (General)
9NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
10P4_SS_TXBI/OマルチプレクスI/O・ペリフェラル端子 P4_SS_TXB (General)
11P4_SS_TXAI/OマルチプレクスI/O・ペリフェラル端子 P4_SS_TXA (General)
12P4_VDD12Power電源供給入力 (P4_VDD12 — 3.3V / 5.0V Standard Logic)
13P4_SS_RXBI/OマルチプレクスI/O・ペリフェラル端子 P4_SS_RXB (General)
14P4_SS_RXAI/OマルチプレクスI/O・ペリフェラル端子 P4_SS_RXA (General)
15NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
16P4_HS_DPI/OマルチプレクスI/O・ペリフェラル端子 P4_HS_DP (General)
17P4_HS_DMI/OマルチプレクスI/O・ペリフェラル端子 P4_HS_DM (General)
18OVCUR2#I/OマルチプレクスI/O・ペリフェラル端子 OVCUR2# (General)
19PWREN2I/OマルチプレクスI/O・ペリフェラル端子 PWREN2 (General)
20VDD5Power電源供給入力 (VDD5 — 3.3V / 5.0V Standard Logic)
21VDD33Power電源供給入力 (VDD33 — 3.3V / 5.0V Standard Logic)
22NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
23PWREN_POLI/OマルチプレクスI/O・ペリフェラル端子 PWREN_POL (General)
24RESET#Iシステムイネーブル・ハードウェアリセット (RESET#)
25OVCUR1#I/OマルチプレクスI/O・ペリフェラル端子 OVCUR1# (General)
26PWREN1I/OマルチプレクスI/O・ペリフェラル端子 PWREN1 (General)
27OVCUR4#I/OマルチプレクスI/O・ペリフェラル端子 OVCUR4# (General)
28PWREN4I/OマルチプレクスI/O・ペリフェラル端子 PWREN4 (General)
29AVDD33Power電源供給入力 (AVDD33 — 3.3V / 5.0V Standard Logic)
30GPIO3I/OマルチプレクスI/O・ペリフェラル端子 GPIO3 (General)
31GPIO2I/OマルチプレクスI/O・ペリフェラル端子 GPIO2 (General)
32LED_A4/SPI_SCSI/OマルチプレクスI/O・ペリフェラル端子 LED_A4/SPI_SCS (SPI)
33LED_A3/SPI_MISO/BC_EN#I/OマルチプレクスI/O・ペリフェラル端子 LED_A3/SPI_MISO/BC_EN# (SPI)
34LED_A2/SPI_SCKI/OマルチプレクスI/O・ペリフェラル端子 LED_A2/SPI_SCK (SPI)
35LED_A1/SPI_MOSII/OマルチプレクスI/O・ペリフェラル端子 LED_A1/SPI_MOSI (SPI)
36SMBCLK/GPIO1I/OマルチプレクスI/O・ペリフェラル端子 SMBCLK/GPIO1 (General)
37NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
38VDD5Power電源供給入力 (VDD5 — 3.3V / 5.0V Standard Logic)
39VSWI/OマルチプレクスI/O・ペリフェラル端子 VSW (General)
40VFBI/OマルチプレクスI/O・ペリフェラル端子 VFB (General)
41OVCUR3#I/OマルチプレクスI/O・ペリフェラル端子 OVCUR3# (General)
42PWREN3I/OマルチプレクスI/O・ペリフェラル端子 PWREN3 (General)
43VIO33I/OマルチプレクスI/O・ペリフェラル端子 VIO33 (General)
44PWRON_DETI/OマルチプレクスI/O・ペリフェラル端子 PWRON_DET (General)
45VBUS_DETPower電源供給入力 (VBUS_DET — 3.3V / 5.0V Standard Logic)
46DVDD12Power電源供給入力 (DVDD12 — 3.3V / 5.0V Standard Logic)
47UP_SS_TXBI/OマルチプレクスI/O・ペリフェラル端子 UP_SS_TXB (General)
48UP_SS_TXAI/OマルチプレクスI/O・ペリフェラル端子 UP_SS_TXA (General)
49UP_VDD12Power電源供給入力 (UP_VDD12 — 3.3V / 5.0V Standard Logic)
50UP_SS_RXBI/OマルチプレクスI/O・ペリフェラル端子 UP_SS_RXB (General)
51UP_SS_RXAI/OマルチプレクスI/O・ペリフェラル端子 UP_SS_RXA (General)
52NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
53UP_HS_DPI/OマルチプレクスI/O・ペリフェラル端子 UP_HS_DP (General)
54UP_HS_DMI/OマルチプレクスI/O・ペリフェラル端子 UP_HS_DM (General)
55XOI/OマルチプレクスI/O・ペリフェラル端子 XO (RTC/CLK)
56NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
57GNDGND露出サーマルパッド・グラウンド (GND)
58NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
59P3_SS_TXBI/OマルチプレクスI/O・ペリフェラル端子 P3_SS_TXB (General)
60P3_SS_TXAI/OマルチプレクスI/O・ペリフェラル端子 P3_SS_TXA (General)
61P3_VDD12Power電源供給入力 (P3_VDD12 — 3.3V / 5.0V Standard Logic)
62P3_SS_RXBI/OマルチプレクスI/O・ペリフェラル端子 P3_SS_RXB (General)
63P3_SS_RXAI/OマルチプレクスI/O・ペリフェラル端子 P3_SS_RXA (General)
64NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
65P3_HS_DPI/OマルチプレクスI/O・ペリフェラル端子 P3_HS_DP (General)
66P3_HS_DMI/OマルチプレクスI/O・ペリフェラル端子 P3_HS_DM (General)
67NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
68P2_SS_TXBI/OマルチプレクスI/O・ペリフェラル端子 P2_SS_TXB (General)
69P2_SS_TXAI/OマルチプレクスI/O・ペリフェラル端子 P2_SS_TXA (General)
70P2_VDD12Power電源供給入力 (P2_VDD12 — 3.3V / 5.0V Standard Logic)
71P2_SS_RXBI/OマルチプレクスI/O・ペリフェラル端子 P2_SS_RXB (General)
72P2_SS_RXAI/OマルチプレクスI/O・ペリフェラル端子 P2_SS_RXA (General)
73NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
74P2_HS_DPI/OマルチプレクスI/O・ペリフェラル端子 P2_HS_DP (General)
75P2_HS_DMI/OマルチプレクスI/O・ペリフェラル端子 P2_HS_DM (General)
76NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
77GNDGNDグラウンド基準端子 (GND)
PIN 1 NC
I/O
マルチプレクスI/O・ペリフェラル端子 NC (General)
設計上の注意点: Notconnect suggestedsuspension ,
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 6 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: CH634W7V (WCH · QFN-76(9x9))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
CH634W7V (QFN-76(9x9)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
CH634W7V (QFN-76(9x9)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (77ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
CH634W7V (QFN-76(9x9)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
CH634W7V (QFN-76(9x9)) - 4. パッケージ外形寸法図 (D×E×A)
QFN-76(9x9) · 9.00×9.00mm · ピッチ 0.40mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
CH634W7V (QFN-76(9x9)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (77 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
CH634W7V (QFN-76(9x9)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (6 点 · 1/1 ページ)
CH634 シリーズの切り抜きなし原本図面 6 点中 1–6 点目を表示
P1 · p01_fig011772×1873px
CH634W7V (QFN-76(9x9)) — 1. Pinouts
1. Pinouts
P1 · p01_fig01P1
CH634W7V (QFN-76(9x9)) — Datasheet Page 1 (p01_fig01)
Datasheet Page 1 (p01_fig01)
P2 · p02_fig011763×1979px
CH634W7V (QFN-76(9x9)) — CH634 Datasheet 2 https://wch-ic.com
CH634 Datasheet 2 https://wch-ic.com
P2 · p02_fig01P2
CH634W7V (QFN-76(9x9)) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P5 · p05_fig011856×692px
CH634W7V (QFN-76(9x9)) — Pin No.(See pin with the same
Pin No.(See pin with the same
P27 · p27_fig01PDF 内の全パッケージ
CH634W7V (QFN-76(9x9)) — 3.1 QFN56
3.1 QFN56

電気仕様 & 部品詳細スペック (CH634W7V)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:CH634W7V (QFN-76(9x9)) は 76 ピンの標準電子部品・コネクタで、パッケージ外形は 9.00 × 9.00 × 0.90 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、USB, I2C, RTC/CLK, SPI インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
9.00 × 9.00 × 0.90 mm (A1=0.03 mm)
パッケージ系列: QFN (QFN-76(9x9))
ピン数・リードピッチN / e
76 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB, I2C, RTC/CLK, SPI
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル77 ピン自動バス分類
OK
IPC-7351B フットプリント77 パッド · ピッチ 0.40mm
OK
IPC-7525 60% はんだペースト開口EPAD 6.40×6.40mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (QFN-76(9x9))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
9.00 × 9.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.90mm · e=0.40mm
パッド寸法 (W × L)Level B
0.22 × 0.80 mm
ピン数 / 総パッド数Topology
77P / 77Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
QFN-76(9x9)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — CH634W7V (QFN-76(9x9))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

CH634W7V (QFN-76(9x9)) のピン配置 (Pinout) および電源電圧仕様は？

WCH 製 CH634W7V (QFN-76(9x9) パッケージ) は全 77 ピン構成で、ピンピッチは 0.40 mm です。主なピン：1 (NC: マルチプレクスI/O・ペリフェラル端子 NC (General)), 2 (P1_SS_TXA: マルチプレクスI/O・ペリフェラル端子 P1_SS_TXA (General)), 3 (P1_VDD12: 電源供給入力 (P1_VDD12 — 3.3V / 5.0V Standard Logic)), 4 (P1_SS_RXB: マルチプレクスI/O・ペリフェラル端子 P1_SS_RXB (General)), 5 (P1_SS_RXA: マルチプレクスI/O・ペリフェラル端子 P1_SS_RXA (General)), 6 (NC: マルチプレクスI/O・ペリフェラル端子 NC (General))。

CH634W7V の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH634W7V (QFN-76(9x9)) の本体外形は 9.00 × 9.00 mm、ピッチ e = 0.40 mm、合計 77 パッドで構成されています（中央放熱パッド EPAD 6.40 × 6.40 mm、IPC-7525 60% 開口ペーストマスク付き）。

CH634W7V の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH634W7V (WCH, QFN-76(9x9)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (77 ピン) & CH634 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
2P1_SS_TXADigital_IO信号端子 P1_SS_TXA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1_SS_TXA。対応バス/インターフェース: General。
3P1_VDD12Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (P1_VDD12、最大定格: 5.5V) です。
4P1_SS_RXBDigital_IO信号端子 P1_SS_RXB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1_SS_RXB。対応バス/インターフェース: General。
5P1_SS_RXADigital_IO信号端子 P1_SS_RXA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1_SS_RXA。対応バス/インターフェース: General。
6NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
7P1_HS_DPDigital_IO信号端子 P1_HS_DP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1_HS_DP。対応バス/インターフェース: General。
8P1_HS_DMDigital_IO信号端子 P1_HS_DM（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1_HS_DM。対応バス/インターフェース: General。
9NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
10P4_SS_TXBDigital_IO信号端子 P4_SS_TXB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4_SS_TXB。対応バス/インターフェース: General。
11P4_SS_TXADigital_IO信号端子 P4_SS_TXA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4_SS_TXA。対応バス/インターフェース: General。
12P4_VDD12Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (P4_VDD12、最大定格: 5.5V) です。
13P4_SS_RXBDigital_IO信号端子 P4_SS_RXB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4_SS_RXB。対応バス/インターフェース: General。
14P4_SS_RXADigital_IO信号端子 P4_SS_RXA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4_SS_RXA。対応バス/インターフェース: General。
15NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
16P4_HS_DPDigital_IO信号端子 P4_HS_DP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4_HS_DP。対応バス/インターフェース: General。
17P4_HS_DMDigital_IO信号端子 P4_HS_DM（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4_HS_DM。対応バス/インターフェース: General。
18OVCUR2#Digital_IO信号端子 OVCUR2#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: OVCUR2#。対応バス/インターフェース: General。
19PWREN2Digital_IO信号端子 PWREN2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PWREN2。対応バス/インターフェース: General。
20VDD5Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD5、最大定格: 5.5V) です。
21VDD33Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD33、最大定格: 5.5V) です。
22NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
23PWREN_POLDigital_IO信号端子 PWREN_POL（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PWREN_POL。対応バス/インターフェース: General。
24RESET#Digital_IOローアクティブ・ハードウェアリセット端子 (RESET#)：Lowに引くことでコアと全ペリフェラルを初期化します。
25OVCUR1#Digital_IO信号端子 OVCUR1#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: OVCUR1#。対応バス/インターフェース: General。
26PWREN1Digital_IO信号端子 PWREN1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PWREN1。対応バス/インターフェース: General。
27OVCUR4#Digital_IO信号端子 OVCUR4#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: OVCUR4#。対応バス/インターフェース: General。
28PWREN4Digital_IO信号端子 PWREN4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PWREN4。対応バス/インターフェース: General。
29AVDD33Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (AVDD33、最大定格: 5.5V) です。
30GPIO3Digital_IO信号端子 GPIO3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO3。対応バス/インターフェース: General。
31GPIO2Digital_IO信号端子 GPIO2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO2。対応バス/インターフェース: General。
32LED_A4/SPI_SCSDigital_IO信号端子 LED_A4/SPI_SCS（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LED_A4/SPI_SCS。対応バス/インターフェース: SPI。
33LED_A3/SPI_MISO/BC_EN#Digital_IO信号端子 LED_A3/SPI_MISO/BC_EN#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LED_A3/SPI_MISO/BC_EN#。対応バス/インターフェース: SPI。
34LED_A2/SPI_SCKDigital_IO信号端子 LED_A2/SPI_SCK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LED_A2/SPI_SCK。対応バス/インターフェース: SPI。
35LED_A1/SPI_MOSIDigital_IO信号端子 LED_A1/SPI_MOSI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LED_A1/SPI_MOSI。対応バス/インターフェース: SPI。
36SMBCLK/GPIO1Digital_IO信号端子 SMBCLK/GPIO1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SMBCLK/GPIO1。対応バス/インターフェース: General。
37NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
38VDD5Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD5、最大定格: 5.5V) です。
39VSWDigital_IO信号端子 VSW（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VSW。対応バス/インターフェース: General。
40VFBDigital_IO信号端子 VFB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VFB。対応バス/インターフェース: General。
41OVCUR3#Digital_IO信号端子 OVCUR3#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: OVCUR3#。対応バス/インターフェース: General。
42PWREN3Digital_IO信号端子 PWREN3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PWREN3。対応バス/インターフェース: General。
43VIO33Digital_IO信号端子 VIO33（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VIO33。対応バス/インターフェース: General。
44PWRON_DETDigital_IO信号端子 PWRON_DET（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PWRON_DET。対応バス/インターフェース: General。
45VBUS_DETPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VBUS_DET、最大定格: 5.5V) です。
46DVDD12Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (DVDD12、最大定格: 5.5V) です。
47UP_SS_TXBDigital_IO信号端子 UP_SS_TXB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: UP_SS_TXB。対応バス/インターフェース: General。
48UP_SS_TXADigital_IO信号端子 UP_SS_TXA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: UP_SS_TXA。対応バス/インターフェース: General。
49UP_VDD12Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (UP_VDD12、最大定格: 5.5V) です。
50UP_SS_RXBDigital_IO信号端子 UP_SS_RXB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: UP_SS_RXB。対応バス/インターフェース: General。
51UP_SS_RXADigital_IO信号端子 UP_SS_RXA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: UP_SS_RXA。対応バス/インターフェース: General。
52NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
53UP_HS_DPDigital_IO信号端子 UP_HS_DP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: UP_HS_DP。対応バス/インターフェース: General。
54UP_HS_DMDigital_IO信号端子 UP_HS_DM（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: UP_HS_DM。対応バス/インターフェース: General。
55XODigital_IO信号端子 XO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XO。対応バス/インターフェース: RTC/CLK。
56NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
57GNDGNDパッケージ底面の露出放熱パッド (GND)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。
58NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
59P3_SS_TXBDigital_IO信号端子 P3_SS_TXB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3_SS_TXB。対応バス/インターフェース: General。
60P3_SS_TXADigital_IO信号端子 P3_SS_TXA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3_SS_TXA。対応バス/インターフェース: General。
61P3_VDD12Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (P3_VDD12、最大定格: 5.5V) です。
62P3_SS_RXBDigital_IO信号端子 P3_SS_RXB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3_SS_RXB。対応バス/インターフェース: General。
63P3_SS_RXADigital_IO信号端子 P3_SS_RXA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3_SS_RXA。対応バス/インターフェース: General。
64NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
探索部品パッケージメーカーアップロード