ChipDocs.org
⌘K
2284 部品PDFアップロード
CH634X (QFN-68(8x8)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH634X

WCHID: C48985831QFN-68(8x8) · 69 ピン · Pitch 0.40mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · CH634X (QFN-68(8x8))1P4_SS_TXB2P4_SS_TXA3P4_VDD124P4_SS_RXB5P4_SS_RXA6P4_HS_DP7P4_HS_DM8P3_HS_DP9P3_HS_DM10P3_SS_TXB11P3_SS_TXA12P3_VDD1213P3_SS_RXB14P3_SS_RXA15P2_SS_TXB16P2_SS_TXA17P2_VDD1218P2_SS_RXB19P2_SS_RXA20P2C_SS_RXA21P2C_SS_RXB22CFG023CFG124P2C_SS_TXB25P2_HS_DP26P2_HS_DM27OVCUR1#28PWREN1#29OVCUR2#30PWREN2#31IO3132PWREN3#33GANG EN#_34PWREN4#35VDD3369GND68UP_SS_RXA67UP_SS_RXB66UP_VDD1265UP_SS_TXA64UP_SS_TXB63UP_HS_DM62NC61P1_HS_DM60P1_HS_DP59P1_SS_TXB58P1_SS_TXA57P1_VDD1256P1_SS_RXB55P1_SS_RXA54P1C_SS_RXA53P1C_SS_RXB52P1_VDD1251P1C_SS_TXA50P1C_SS_TXB49SMBDAT48XI47XO46RESET#45SCL44SUSP43DVDD1242P1_CC141P1_CC240P2_CC139P2_CC238NC37VSW36VDD5Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.250.845.740.635.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6-40.6-45.7-50.8mm
2. 2Dフットプリント
123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869E=8.00mm · Pitch e=0.40mmD=8.00mm-6-5-4-3-2-101234566543210-1-2-3-4-5-6mm
3. 3Dモデル
パッケージ外形: 8.00mm × 8.00mm · ピッチ: 0.40mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (69/69)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1P4_SS_TXBI/OマルチプレクスI/O・ペリフェラル端子 P4_SS_TXB (General)
2P4_SS_TXAI/OマルチプレクスI/O・ペリフェラル端子 P4_SS_TXA (General)
3P4_VDD12Power電源供給入力 (P4_VDD12 — 3.3V / 5.0V Standard Logic)
4P4_SS_RXBI/OマルチプレクスI/O・ペリフェラル端子 P4_SS_RXB (General)
5P4_SS_RXAI/OマルチプレクスI/O・ペリフェラル端子 P4_SS_RXA (General)
6P4_HS_DPI/OマルチプレクスI/O・ペリフェラル端子 P4_HS_DP (General)
7P4_HS_DMI/OマルチプレクスI/O・ペリフェラル端子 P4_HS_DM (General)
8P3_HS_DPI/OマルチプレクスI/O・ペリフェラル端子 P3_HS_DP (General)
9P3_HS_DMI/OマルチプレクスI/O・ペリフェラル端子 P3_HS_DM (General)
10P3_SS_TXBI/OマルチプレクスI/O・ペリフェラル端子 P3_SS_TXB (General)
11P3_SS_TXAI/OマルチプレクスI/O・ペリフェラル端子 P3_SS_TXA (General)
12P3_VDD12Power電源供給入力 (P3_VDD12 — 3.3V / 5.0V Standard Logic)
13P3_SS_RXBI/OマルチプレクスI/O・ペリフェラル端子 P3_SS_RXB (General)
14P3_SS_RXAI/OマルチプレクスI/O・ペリフェラル端子 P3_SS_RXA (General)
15P2_SS_TXBI/OマルチプレクスI/O・ペリフェラル端子 P2_SS_TXB (General)
16P2_SS_TXAI/OマルチプレクスI/O・ペリフェラル端子 P2_SS_TXA (General)
17P2_VDD12Power電源供給入力 (P2_VDD12 — 3.3V / 5.0V Standard Logic)
18P2_SS_RXBI/OマルチプレクスI/O・ペリフェラル端子 P2_SS_RXB (General)
19P2_SS_RXAI/OマルチプレクスI/O・ペリフェラル端子 P2_SS_RXA (General)
20P2C_SS_RXAI/OマルチプレクスI/O・ペリフェラル端子 P2C_SS_RXA (General)
21P2C_SS_RXBI/OマルチプレクスI/O・ペリフェラル端子 P2C_SS_RXB (General)
22CFG0I/OマルチプレクスI/O・ペリフェラル端子 CFG0 (General)
23CFG1I/OマルチプレクスI/O・ペリフェラル端子 CFG1 (General)
24P2C_SS_TXBI/OマルチプレクスI/O・ペリフェラル端子 P2C_SS_TXB (General)
25P2_HS_DPI/OマルチプレクスI/O・ペリフェラル端子 P2_HS_DP (General)
26P2_HS_DMI/OマルチプレクスI/O・ペリフェラル端子 P2_HS_DM (General)
27OVCUR1#I/OマルチプレクスI/O・ペリフェラル端子 OVCUR1# (General)
28PWREN1#I/OマルチプレクスI/O・ペリフェラル端子 PWREN1# (General)
29OVCUR2#I/OマルチプレクスI/O・ペリフェラル端子 OVCUR2# (General)
30PWREN2#I/OマルチプレクスI/O・ペリフェラル端子 PWREN2# (General)
31IO31I/OGeneral Purpose Digital I/O Pin IO31
32PWREN3#I/OマルチプレクスI/O・ペリフェラル端子 PWREN3# (General)
33GANG EN#_I/OマルチプレクスI/O・ペリフェラル端子 GANG EN#_ (General)
34PWREN4#I/OマルチプレクスI/O・ペリフェラル端子 PWREN4# (General)
35VDD33Power電源供給入力 (VDD33 — 3.3V / 5.0V Standard Logic)
36VDD5Power電源供給入力 (VDD5 — 3.3V / 5.0V Standard Logic)
37VSWI/OマルチプレクスI/O・ペリフェラル端子 VSW (General)
38NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
39P2_CC2I/OマルチプレクスI/O・ペリフェラル端子 P2_CC2 (General)
40P2_CC1I/OマルチプレクスI/O・ペリフェラル端子 P2_CC1 (General)
41P1_CC2I/OマルチプレクスI/O・ペリフェラル端子 P1_CC2 (General)
42P1_CC1I/OマルチプレクスI/O・ペリフェラル端子 P1_CC1 (General)
43DVDD12Power電源供給入力 (DVDD12 — 3.3V / 5.0V Standard Logic)
44SUSPI/OマルチプレクスI/O・ペリフェラル端子 SUSP (General)
45SCLI/OマルチプレクスI/O・ペリフェラル端子 SCL (I2C)
46RESET#Iシステムイネーブル・ハードウェアリセット (RESET#)
47XOI/OマルチプレクスI/O・ペリフェラル端子 XO (RTC/CLK)
48XII/OマルチプレクスI/O・ペリフェラル端子 XI (RTC/CLK)
49SMBDATI/OマルチプレクスI/O・ペリフェラル端子 SMBDAT (General)
50P1C_SS_TXBI/OマルチプレクスI/O・ペリフェラル端子 P1C_SS_TXB (General)
51P1C_SS_TXAI/OマルチプレクスI/O・ペリフェラル端子 P1C_SS_TXA (General)
52P1_VDD12Power電源供給入力 (P1_VDD12 — 3.3V / 5.0V Standard Logic)
53P1C_SS_RXBI/OマルチプレクスI/O・ペリフェラル端子 P1C_SS_RXB (General)
54P1C_SS_RXAI/OマルチプレクスI/O・ペリフェラル端子 P1C_SS_RXA (General)
55P1_SS_RXAI/OマルチプレクスI/O・ペリフェラル端子 P1_SS_RXA (General)
56P1_SS_RXBI/OマルチプレクスI/O・ペリフェラル端子 P1_SS_RXB (General)
57P1_VDD12Power電源供給入力 (P1_VDD12 — 3.3V / 5.0V Standard Logic)
58P1_SS_TXAI/OマルチプレクスI/O・ペリフェラル端子 P1_SS_TXA (General)
59P1_SS_TXBI/OマルチプレクスI/O・ペリフェラル端子 P1_SS_TXB (General)
60P1_HS_DPI/OマルチプレクスI/O・ペリフェラル端子 P1_HS_DP (General)
61P1_HS_DMI/OマルチプレクスI/O・ペリフェラル端子 P1_HS_DM (General)
62NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
63UP_HS_DMI/OマルチプレクスI/O・ペリフェラル端子 UP_HS_DM (General)
64UP_SS_TXBI/OマルチプレクスI/O・ペリフェラル端子 UP_SS_TXB (General)
65UP_SS_TXAI/OマルチプレクスI/O・ペリフェラル端子 UP_SS_TXA (General)
66UP_VDD12Power電源供給入力 (UP_VDD12 — 3.3V / 5.0V Standard Logic)
67UP_SS_RXBI/OマルチプレクスI/O・ペリフェラル端子 UP_SS_RXB (General)
68UP_SS_RXAI/OマルチプレクスI/O・ペリフェラル端子 UP_SS_RXA (General)
69GNDGNDグラウンド基準端子 (GND)
PIN 1 P4_SS_TXB
I/O
マルチプレクスI/O・ペリフェラル端子 P4_SS_TXB (General)
設計上の注意点: Signal terminal P4_SS_TXB (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: P4_SS_TXB. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 8 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: CH634X (WCH · QFN-68(8x8))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
CH634X (QFN-68(8x8)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
CH634X (QFN-68(8x8)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (69ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
CH634X (QFN-68(8x8)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
CH634X (QFN-68(8x8)) - 4. パッケージ外形寸法図 (D×E×A)
QFN-68(8x8) · 8.00×8.00mm · ピッチ 0.40mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
CH634X (QFN-68(8x8)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (69 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
CH634X (QFN-68(8x8)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (8 点 · 1/1 ページ)
CH634 シリーズの切り抜きなし原本図面 8 点中 1–8 点目を表示
P10 · p10_fig01パッケージ完全一致
CH634X (QFN-68(8x8)) — V2.3 10
V2.3 10
P30 · p30_fig01パッケージ完全一致
CH634X (QFN-68(8x8)) — 图8-1 CH340X 芯片参考电路图
图8-1 CH340X 芯片参考电路图
P1 · p01_fig011738×1512px
CH634X (QFN-68(8x8)) — 图1-1 系统框图
图1-1 系统框图
P3 · p03_fig011971×2469px
CH634X (QFN-68(8x8)) — CH634 手册1 https://wch.cn
CH634 手册1 https://wch.cn
P3 · p03_fig01P3
CH634X (QFN-68(8x8)) — Datasheet Page 3 (p03_fig01)
Datasheet Page 3 (p03_fig01)
P4 · p04_fig011849×2509px
CH634X (QFN-68(8x8)) — 2、CH634F、CH634W5M、CH634W6T 内部没有LDO 调压器和DC-DC 降压器，需外部同时供电3.3V 和1.2V。其它型号内置3.3V 的LDO 调压器和1.2V 的DC-DC 降压器，外部单一供电5V 或3.3V。
2、CH634F、CH634W5M、CH634W6T 内部没有LDO 调压器和DC-DC 降压器，需外部同时供电3.3V 和1.2V。其它型号内置3.3V 的LDO 调压器和1.2V 的DC-DC 降压器，外部单一供电5V 或3.3V。
P30 · p30_fig021757×1678px
CH634X (QFN-68(8x8)) — V2.3 30
V2.3 30
P30 · p30_fig01P30
CH634X (QFN-68(8x8)) — Datasheet Page 30 (p30_fig01)
Datasheet Page 30 (p30_fig01)

電気仕様 & 部品詳細スペック (CH634X)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:CH634X (QFN-68(8x8)) は 68 ピンの標準電子部品・コネクタで、パッケージ外形は 8.00 × 8.00 × 0.90 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、USB, I2C, RTC/CLK インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
8.00 × 8.00 × 0.90 mm (A1=0.03 mm)
パッケージ系列: QFN (QFN-68(8x8))
ピン数・リードピッチN / e
68 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB, I2C, RTC/CLK
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル69 ピン自動バス分類
OK
IPC-7351B フットプリント69 パッド · ピッチ 0.40mm
OK
IPC-7525 60% はんだペースト開口EPAD 6.20×6.20mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (QFN-68(8x8))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
8.00 × 8.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.90mm · e=0.40mm
パッド寸法 (W × L)Level B
0.22 × 0.80 mm
ピン数 / 総パッド数Topology
69P / 69Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
QFN-68(8x8)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — CH634X (QFN-68(8x8))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

CH634X (QFN-68(8x8)) のピン配置 (Pinout) および電源電圧仕様は？

WCH 製 CH634X (QFN-68(8x8) パッケージ) は全 69 ピン構成で、ピンピッチは 0.40 mm です。主なピン：1 (P4_SS_TXB: マルチプレクスI/O・ペリフェラル端子 P4_SS_TXB (General)), 2 (P4_SS_TXA: マルチプレクスI/O・ペリフェラル端子 P4_SS_TXA (General)), 3 (P4_VDD12: 電源供給入力 (P4_VDD12 — 3.3V / 5.0V Standard Logic)), 4 (P4_SS_RXB: マルチプレクスI/O・ペリフェラル端子 P4_SS_RXB (General)), 5 (P4_SS_RXA: マルチプレクスI/O・ペリフェラル端子 P4_SS_RXA (General)), 6 (P4_HS_DP: マルチプレクスI/O・ペリフェラル端子 P4_HS_DP (General))。

CH634X の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH634X (QFN-68(8x8)) の本体外形は 8.00 × 8.00 mm、ピッチ e = 0.40 mm、合計 69 パッドで構成されています（中央放熱パッド EPAD 6.20 × 6.20 mm、IPC-7525 60% 開口ペーストマスク付き）。

CH634X の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH634X (WCH, QFN-68(8x8)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (69 ピン) & CH634 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1P4_SS_TXBDigital_IO信号端子 P4_SS_TXB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4_SS_TXB。対応バス/インターフェース: General。
2P4_SS_TXADigital_IO信号端子 P4_SS_TXA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4_SS_TXA。対応バス/インターフェース: General。
3P4_VDD12Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (P4_VDD12、最大定格: 5.5V) です。
4P4_SS_RXBDigital_IO信号端子 P4_SS_RXB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4_SS_RXB。対応バス/インターフェース: General。
5P4_SS_RXADigital_IO信号端子 P4_SS_RXA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4_SS_RXA。対応バス/インターフェース: General。
6P4_HS_DPDigital_IO信号端子 P4_HS_DP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4_HS_DP。対応バス/インターフェース: General。
7P4_HS_DMDigital_IO信号端子 P4_HS_DM（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4_HS_DM。対応バス/インターフェース: General。
8P3_HS_DPDigital_IO信号端子 P3_HS_DP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3_HS_DP。対応バス/インターフェース: General。
9P3_HS_DMDigital_IO信号端子 P3_HS_DM（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3_HS_DM。対応バス/インターフェース: General。
10P3_SS_TXBDigital_IO信号端子 P3_SS_TXB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3_SS_TXB。対応バス/インターフェース: General。
11P3_SS_TXADigital_IO信号端子 P3_SS_TXA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3_SS_TXA。対応バス/インターフェース: General。
12P3_VDD12Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (P3_VDD12、最大定格: 5.5V) です。
13P3_SS_RXBDigital_IO信号端子 P3_SS_RXB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3_SS_RXB。対応バス/インターフェース: General。
14P3_SS_RXADigital_IO信号端子 P3_SS_RXA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3_SS_RXA。対応バス/インターフェース: General。
15P2_SS_TXBDigital_IO信号端子 P2_SS_TXB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2_SS_TXB。対応バス/インターフェース: General。
16P2_SS_TXADigital_IO信号端子 P2_SS_TXA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2_SS_TXA。対応バス/インターフェース: General。
17P2_VDD12Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (P2_VDD12、最大定格: 5.5V) です。
18P2_SS_RXBDigital_IO信号端子 P2_SS_RXB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2_SS_RXB。対応バス/インターフェース: General。
19P2_SS_RXADigital_IO信号端子 P2_SS_RXA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2_SS_RXA。対応バス/インターフェース: General。
20P2C_SS_RXADigital_IO信号端子 P2C_SS_RXA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2C_SS_RXA。対応バス/インターフェース: General。
21P2C_SS_RXBDigital_IO信号端子 P2C_SS_RXB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2C_SS_RXB。対応バス/インターフェース: General。
22CFG0Digital_IO信号端子 CFG0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CFG0。対応バス/インターフェース: General。
23CFG1Digital_IO信号端子 CFG1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CFG1。対応バス/インターフェース: General。
24P2C_SS_TXBDigital_IO信号端子 P2C_SS_TXB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2C_SS_TXB。対応バス/インターフェース: General。
25P2_HS_DPDigital_IO信号端子 P2_HS_DP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2_HS_DP。対応バス/インターフェース: General。
26P2_HS_DMDigital_IO信号端子 P2_HS_DM（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2_HS_DM。対応バス/インターフェース: General。
27OVCUR1#Digital_IO信号端子 OVCUR1#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: OVCUR1#。対応バス/インターフェース: General。
28PWREN1#Digital_IO信号端子 PWREN1#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PWREN1#。対応バス/インターフェース: General。
29OVCUR2#Digital_IO信号端子 OVCUR2#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: OVCUR2#。対応バス/インターフェース: General。
30PWREN2#Digital_IO信号端子 PWREN2#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PWREN2#。対応バス/インターフェース: General。
31IO31Digital_IOGeneral Purpose Digital I/O Pin IO31
32PWREN3#Digital_IO信号端子 PWREN3#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PWREN3#。対応バス/インターフェース: General。
33GANG EN#_Digital_IO信号端子 GANG EN#_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GANG EN#_。対応バス/インターフェース: General。
34PWREN4#Digital_IO信号端子 PWREN4#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PWREN4#。対応バス/インターフェース: General。
35VDD33Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD33、最大定格: 5.5V) です。
36VDD5Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD5、最大定格: 5.5V) です。
37VSWDigital_IO信号端子 VSW（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VSW。対応バス/インターフェース: General。
38NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
39P2_CC2Digital_IO信号端子 P2_CC2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2_CC2。対応バス/インターフェース: General。
40P2_CC1Digital_IO信号端子 P2_CC1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2_CC1。対応バス/インターフェース: General。
41P1_CC2Digital_IO信号端子 P1_CC2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1_CC2。対応バス/インターフェース: General。
42P1_CC1Digital_IO信号端子 P1_CC1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1_CC1。対応バス/インターフェース: General。
43DVDD12Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (DVDD12、最大定格: 5.5V) です。
44SUSPDigital_IO信号端子 SUSP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SUSP。対応バス/インターフェース: General。
45SCLDigital_IO信号端子 SCL（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SCL。対応バス/インターフェース: I2C。
46RESET#Digital_IOローアクティブ・ハードウェアリセット端子 (RESET#)：Lowに引くことでコアと全ペリフェラルを初期化します。
47XODigital_IO信号端子 XO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XO。対応バス/インターフェース: RTC/CLK。
48XIDigital_IO信号端子 XI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XI。対応バス/インターフェース: RTC/CLK。
49SMBDATDigital_IO信号端子 SMBDAT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SMBDAT。対応バス/インターフェース: General。
50P1C_SS_TXBDigital_IO信号端子 P1C_SS_TXB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1C_SS_TXB。対応バス/インターフェース: General。
51P1C_SS_TXADigital_IO信号端子 P1C_SS_TXA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1C_SS_TXA。対応バス/インターフェース: General。
52P1_VDD12Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (P1_VDD12、最大定格: 5.5V) です。
53P1C_SS_RXBDigital_IO信号端子 P1C_SS_RXB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1C_SS_RXB。対応バス/インターフェース: General。
54P1C_SS_RXADigital_IO信号端子 P1C_SS_RXA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1C_SS_RXA。対応バス/インターフェース: General。
55P1_SS_RXADigital_IO信号端子 P1_SS_RXA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1_SS_RXA。対応バス/インターフェース: General。
56P1_SS_RXBDigital_IO信号端子 P1_SS_RXB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1_SS_RXB。対応バス/インターフェース: General。
57P1_VDD12Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (P1_VDD12、最大定格: 5.5V) です。
58P1_SS_TXADigital_IO信号端子 P1_SS_TXA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1_SS_TXA。対応バス/インターフェース: General。
59P1_SS_TXBDigital_IO信号端子 P1_SS_TXB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1_SS_TXB。対応バス/インターフェース: General。
60P1_HS_DPDigital_IO信号端子 P1_HS_DP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1_HS_DP。対応バス/インターフェース: General。
61P1_HS_DMDigital_IO信号端子 P1_HS_DM（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1_HS_DM。対応バス/インターフェース: General。
62NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
63UP_HS_DMDigital_IO信号端子 UP_HS_DM（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: UP_HS_DM。対応バス/インターフェース: General。
64UP_SS_TXBDigital_IO信号端子 UP_SS_TXB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: UP_SS_TXB。対応バス/インターフェース: General。
探索部品パッケージメーカーアップロード