ChipDocs.org
⌘K
2284 器件上传PDF
CH554T (TSSOP-20) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH554T

WCHID: C2928938TSSOP-20 · 20 引脚 · Pitch 0.65mmIPC-7351B Verified5.0 (0)
4D 同步交叉探测模式 (CROSS-PROBE)点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
1. 原理图符号
U1 · CH554T (TSSOP-20)1IO12IO233V34P1.6/MISO/RX5P1.7/SCK/TXD6RST/T2EX_/CA7P1.0/T2/CAP18IO09P3.1/PWM2_/T10P3.0/PWM1_/R20V3319VCC/VDD18GND/VSS17P1.2/XI/RXD_16P1.3/XO/TXD_15P3.7/UDM14P3.6/UDP13P3.5/T112P3.4/PWM2/RX11P3.3/INT1Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.217.812.77.62.5-2.5-7.6-12.7-17.8mm
2. 2D封装焊盘
1234567891011121314151617181920E=4.40mm · Pitch e=0.65mmD=6.50mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3D实体模型
封装外形: 4.40mm × 6.50mm · 间距 Pitch: 0.65mm · 标尺网格步距: 1.00mm实时同步 <100ms

引脚定义三维联动 (Symbol / 2D / 3D) (20/20)

点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
引脚符号类型功能说明 (ZH)
1IO1I/OGeneral Purpose Digital I/O Pin IO1
2IO2I/OGeneral Purpose Digital I/O Pin IO2
33V3Power3.3V Main Power Supply Rail (3.0V ~ 3.6V)
4P1.6/MISO/RXD1/TIN4I/O多功能复用 I/O 与外设引脚 P1.6/MISO/RXD1/TIN4 (UART, SPI)
5P1.7/SCK/TXD1/TIN5I/O多功能复用 I/O 与外设引脚 P1.7/SCK/TXD1/TIN5 (UART, SPI)
6RST/T2EX_/CAP2_I/O多功能复用 I/O 与外设引脚 RST/T2EX_/CAP2_ (General)
7P1.0/T2/CAP1/TIN0I/O多功能复用 I/O 与外设引脚 P1.0/T2/CAP1/TIN0 (General)
8IO0I/OGPIO0 / RTC_GPIO0 (Chip Boot Mode Strapping Pin)
9P3.1/PWM2_/TXDI/O多功能复用 I/O 与外设引脚 P3.1/PWM2_/TXD (UART, PWM)
10P3.0/PWM1_/RXDI/O多功能复用 I/O 与外设引脚 P3.0/PWM1_/RXD (UART, PWM)
11P3.3/INT1I/O多功能复用 I/O 与外设引脚 P3.3/INT1 (General)
12P3.4/PWM2/RXD1_/T0I/O多功能复用 I/O 与外设引脚 P3.4/PWM2/RXD1_/T0 (UART, PWM)
13P3.5/T1I/O多功能复用 I/O 与外设引脚 P3.5/T1 (General)
14P3.6/UDPI/O多功能复用 I/O 与外设引脚 P3.6/UDP (General)
15P3.7/UDMI/O多功能复用 I/O 与外设引脚 P3.7/UDM (General)
16P1.3/XO/TXD_I/O多功能复用 I/O 与外设引脚 P1.3/XO/TXD_ (UART, RTC/CLK)
17P1.2/XI/RXD_I/O多功能复用 I/O 与外设引脚 P1.2/XI/RXD_ (UART, RTC/CLK)
18GND/VSSGND电源参考地引脚 (GND/VSS)
19VCC/VDDPower正电源供电引脚 (VCC/VDD — 3.3V / 5.0V Standard Logic)
20V33Power正电源供电引脚 (V33 — 3.3V / 5.0V Standard Logic)
PIN 1 IO1
I/O
General Purpose Digital I/O Pin IO1
PCB布线建议: 3.3V logic domain (3.6V absolute max), 40mA max drive current.
IPC-7351B 焊接密度与跨距 C/G/Z 调整

规格书PDF在线浏览与工程图画廊 (6 标准工程图 + 12 提取细节图)

直接在页面内查阅原厂PDF文档，或点击图纸全屏放大查看细节
在新窗口打开PDF ↗阅读规格书PDF (.pdf)
PDF VIEWER原厂官方芯片数据手册: CH554T (WCH · TSSOP-20)
可在下方嵌入阅读器中直接滚动翻页、Ctrl+F 搜索关键词或全屏放大
1. 3D真实封装照片级模型REPRESENTATIVE
CH554T (TSSOP-20) - 1. 3D真实封装照片级模型
高精度实体渲染放大 ›
2. 标准引脚分布图 (Top View)CLEANROOM PINOUT
CH554T (TSSOP-20) - 2. 标准引脚分布图 (Top View)
准确封装引脚分布 (20 引脚)放大 ›
3. 原厂规格书引脚图PDF PINOUT
CH554T (TSSOP-20) - 3. 原厂规格书引脚图
无损原始引脚图放大 ›
4. 封装机械外形图 (D×E×A)PACKAGE DIMENSIONS
CH554T (TSSOP-20) - 4. 封装机械外形图 (D×E×A)
TSSOP-20 · 4.40×6.50mm · 节距 0.65mm放大 ›
5. 推荐PCB焊盘图LAND PATTERN
CH554T (TSSOP-20) - 5. 推荐PCB焊盘图
IPC-7351B 焊盘 (20 Pads)放大 ›
6. 典型应用原理图SCHEMATIC
CH554T (TSSOP-20) - 6. 典型应用原理图
Typical Application Schematic放大 ›
Datasheet 原始引脚图与技术图纸库 (12 张图纸 · 第 1/1 页)
显示第 1–12 张，共 12 张完整原图 (来自 CH554 系列)
P1 · p01_fig011684×868px
CH554T (TSSOP-20) — CH554 内置了ADC 模数转换、触摸按键电容检测、3 组定时器和信号捕捉及PWM、双异步串口、 SPI 等功能模块，支持USB-Host 主机模式和USB-Device 设备模式。
CH554 内置了ADC 模数转换、触摸按键电容检测、3 组定时器和信号捕捉及PWM、双异步串口、 SPI 等功能模块，支持USB-Host 主机模式和USB-Device 设备模式。
P2 · p02_fig011865×1645px
CH554T (TSSOP-20) — 耗睡眠，支持USB、UART0、UART1、SPI0 以及部分GPIO 外部唤醒。 l 芯片内置唯一ID 号。
耗睡眠，支持USB、UART0、UART1、SPI0 以及部分GPIO 外部唤醒。 l 芯片内置唯一ID 号。
P2 · p02_fig01P2
CH554T (TSSOP-20) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P18 · p18_fig011757×2025px
CH554T (TSSOP-20) — CH554 手册 18 | CLOCK_CFG B9h 系统时钟配置寄存器 83h | 系统时钟配置寄存器(CLOCK_CFG)，仅在安全模式下可写： | 位 名称 访问 描述 复位值 | 7 bOSC_EN_INT RW | 内部时钟振荡器使能，该位为1 使能内部时钟振荡器 并且选用内部时钟；该位为0 关闭内部时钟振荡器并 且选用外部晶体振荡器提供时钟 | 1 | 6 bOSC_EN_XT RW | 外部晶体振荡器使能，该位为1 则P1.2/P1.3 引脚作 为XI/XO
CH554 手册 18 | CLOCK_CFG B9h 系统时钟配置寄存器 83h | 系统时钟配置寄存器(CLOCK_CFG)，仅在安全模式下可写： | 位 名称 访问 描述 复位值 | 7 bOSC_EN_INT RW | 内部时钟振荡器使能，该位为1 使能内部时钟振荡器 并且选用内部时钟；该位为0 关闭内部时钟振荡器并 且选用外部晶体振荡器提供时钟 | 1 | 6 bOSC_EN_XT RW | 外部晶体振荡器使能，该位为1 则P1.2/P1.3 引脚作 为XI/XO
P18 · p18_fig01P18
CH554T (TSSOP-20) — Datasheet Page 18 (p18_fig01)
Datasheet Page 18 (p18_fig01)
P22 · p22_fig011757×433px
CH554T (TSSOP-20) — 位 名称 访问 描述 复位值
位 名称 访问 描述 复位值
P23 · p23_fig011664×915px
CH554T (TSSOP-20) — 图10.2.1 I/O 引脚等效原理图
图10.2.1 I/O 引脚等效原理图
P37 · p37_fig011757×2277px
CH554T (TSSOP-20) — 模式0：bSn_MST_CLK = 0
模式0：bSn_MST_CLK = 0
P37 · p37_fig021496×347px
CH554T (TSSOP-20) — 模式0：bSn_MST_CLK = 0
模式0：bSn_MST_CLK = 0
P53 · p53_fig011757×2440px
CH554T (TSSOP-20) — 18、参数
18、参数
P54 · p54_fig011757×2224px
CH554T (TSSOP-20) — CH554 手册 54 | ISLP3L bLDO3V3_OFF=1 关闭LDO， | 完全睡眠后的总电源电流 0.004 0.015 mA | IADC3 ADC 模数转换模块工作电流 150 500 uA | ICMP3 电压比较器模块工作电流 70 300 uA | ITKEY3 触摸按键电容检测模块工作电流 130 200 uA | VIL3 低电平输入电压 -0.4 0.8 V | VIH3 高电平输入电压 1.9 VCC+0.4 V | VOL3 低电平输出电压(
CH554 手册 54 | ISLP3L bLDO3V3_OFF=1 关闭LDO， | 完全睡眠后的总电源电流 0.004 0.015 mA | IADC3 ADC 模数转换模块工作电流 150 500 uA | ICMP3 电压比较器模块工作电流 70 300 uA | ITKEY3 触摸按键电容检测模块工作电流 130 200 uA | VIL3 低电平输入电压 -0.4 0.8 V | VIH3 高电平输入电压 1.9 VCC+0.4 V | VOL3 低电平输出电压(
P54 · p54_fig01P54
CH554T (TSSOP-20) — Datasheet Page 54 (p54_fig01)
Datasheet Page 54 (p54_fig01)

电气参数与元器件规格详情 (CH554T)

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口 (ZH)
标准电子与连接器元件
详细概述:CH554T (TSSOP-20) 是一款 20 引脚的标准电子与连接器元件，机械封装尺寸为 6.50 × 4.40 × 1.00 mm（引脚间距 e = 0.65 mm）。工作电压范围 1.8V ~ 5.5V (Theo Datasheet)，工作温度 -40°C ~ +85°C (Industrial Grade)，内置 USB, UART, SPI, ADC, PWM, RTC/CLK 通信接口。
工作电源电压范围V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
请在电源引脚 2mm 内布置 100nF + 10µF X7R 去耦电容
工作环境温度范围T_A
-40°C ~ +85°C (Industrial Grade)
工业级温度规范；最高结温 T_J(max) = +125°C
时钟与射频工作频率f_CLK / f_RF
6MHz
源自数据手册电气参数表
额定电流与功耗参数I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
请严格遵守单引脚最大电流限制
机械封装外廓尺寸D × E × A
6.50 × 4.40 × 1.00 mm (A1=0.10 mm)
封装类型：TSSOP (TSSOP-20)
引脚总数与中心间距N / e
20 Pins | Pitch e = 0.65 mm (25.6 mil)
基于 IPC-7351B 中心距 C 数学归一化
内置外设与总线接口Buses
USB, UART, SPI, ADC, PWM, RTC/CLK
与原理图符号、2D 焊盘及 3D 模型四向同步
回流焊与潮敏等级规范IPC / MSL
IPC-7351B Level B | J-STD-020 (峰值 260°C) | MSL-3
底部散热焊盘采用 60% 网格钢网开窗防气泡
工程安全警示: SMT 贴片前请核对丝印层第 1 引脚斜角标识。
工程安全警示: 底部散热焊盘需通过 Ø0.3mm 散热过孔阵列连接至内层完整 GND 铜皮。

5项工业标准验证

导出文件前自动执行几何与电气校验
5/5 全部通过
IEEE-315 原理图符号20 个引脚自动按总线分组
OK
IPC-7351B 封装焊盘20 个焊盘 · 节距 0.65mm
OK
IPC-7525 60% 钢网开窗回流焊 1:1 标准
OK
DFM 可制造性规则 (JLCPCB / PCBWay)焊盘最小间距: 0.25mm
OK
3D STEP AP214 & GLB原点完全对齐 (0,0,0)
OK

实物验证与工程师技术评价

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口
5.00 PCB Verified

机械外形尺寸与焊盘 (Land Pattern) (TSSOP-20)

由芯片数据手册提取并按 IPC-7351B 规范化
mm
封装本体尺寸 (D × E)Nominal
6.50 × 4.40 mm
封装高度 (A) 与引脚间距 (e)IPC-7351B
A=1.00mm · e=0.65mm
焊盘尺寸 (W × L)Level B
0.42 × 1.45 mm
引脚数 / 总焊盘数Topology
20P / 20Pad (DUAL_ROW)

推荐外围 BOM 器件与原位替代料号 (Drop-in)

标准应用电路伴随无源器件及引脚 1:1 兼容替代型号
DFM READY
位号 / 替代型号参数值 / 封装电路作用与 PCB 布局规则 (Layout Rule)
N/A
BOM
按应用电路选取
TSSOP-20
按额定负载电流计算走线宽度，并遵循 IPC-2221 电气间隙规范。

工程技术常见问题 (FAQ) — CH554T (TSSOP-20)

关于引脚定义、IPC-7351B 焊盘尺寸及 CAD 格式导出的快速解答
IPC-7351B / IEEE-315

CH554T (TSSOP-20) 的引脚排列 (Pinout) 与供电电压参数是什么？

WCH 生产的 CH554T 采用 TSSOP-20 封装，共 20 脚，引脚间距 0.65 mm。主要引脚包括：1 (IO1: General Purpose Digital I/O Pin IO1), 2 (IO2: General Purpose Digital I/O Pin IO2), 3 (3V3: 3.3V Main Power Supply Rail (3.0V ~ 3.6V)), 4 (P1.6/MISO/RXD1/TIN4: 多功能复用 I/O 与外设引脚 P1.6/MISO/RXD1/TIN4 (UART, SPI)), 5 (P1.7/SCK/TXD1/TIN5: 多功能复用 I/O 与外设引脚 P1.7/SCK/TXD1/TIN5 (UART, SPI)), 6 (RST/T2EX_/CAP2_: 多功能复用 I/O 与外设引脚 RST/T2EX_/CAP2_ (General))。

CH554T 的 IPC-7351B 标准 PCB 封装焊盘尺寸是多少？

依据数据手册机械尺寸及 IPC-7351B Level B (中等密度) 规范，CH554T (TSSOP-20) 本体轮廓为 4.40 × 6.50 mm，引脚间距 e = 0.65 mm，共计 20 个铜箔焊盘。

哪里可以下载 CH554T 的 KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr) 与 3D STEP 模型？

您可以在本页面免费下载基于 CERN-OHL-P-2.0 开源硬件协议且通过几何校验的 CH554T (WCH, TSSOP-20) 完整 CAD 库，包含 KiCad 8 封装、原理图符号、Fusion 360 / Eagle (.lbr) 以及 3D STEP AP214 / WebGL GLB 模型。

静态索引附录：引脚分配表 (20 脚) 与 CH554 系列同族变体展开静态数据表
引脚编号 (Pin #)信号名称 (Signal Name)电气类型 (Type)功能说明与 PCB 设计建议
1IO1Digital_IOGeneral Purpose Digital I/O Pin IO1
2IO2Digital_IOGeneral Purpose Digital I/O Pin IO2
33V3Power_In3.3V Main Power Supply Rail (3.0V ~ 3.6V)
4P1.6/MISO/RXD1/TIN4Digital_IO信号引脚 P1.6/MISO/RXD1/TIN4（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：P1.6/MISO/RXD1/TIN4。支持总线接口：UART, SPI。
5P1.7/SCK/TXD1/TIN5Digital_IO信号引脚 P1.7/SCK/TXD1/TIN5（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：P1.7/SCK/TXD1/TIN5。支持总线接口：UART, SPI。
6RST/T2EX_/CAP2_Digital_IO信号引脚 RST/T2EX_/CAP2_（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：RST/T2EX_/CAP2_。支持总线接口：General。
7P1.0/T2/CAP1/TIN0Digital_IO信号引脚 P1.0/T2/CAP1/TIN0（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：P1.0/T2/CAP1/TIN0。支持总线接口：General。
8IO0Digital_IOGPIO0 / RTC_GPIO0 (Chip Boot Mode Strapping Pin)
9P3.1/PWM2_/TXDDigital_IO信号引脚 P3.1/PWM2_/TXD（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：P3.1/PWM2_/TXD。支持总线接口：UART, PWM。
10P3.0/PWM1_/RXDDigital_IO信号引脚 P3.0/PWM1_/RXD（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：P3.0/PWM1_/RXD。支持总线接口：UART, PWM。
11P3.3/INT1Digital_IO信号引脚 P3.3/INT1（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：P3.3/INT1。支持总线接口：General。
12P3.4/PWM2/RXD1_/T0Digital_IO信号引脚 P3.4/PWM2/RXD1_/T0（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：P3.4/PWM2/RXD1_/T0。支持总线接口：UART, PWM。
13P3.5/T1Digital_IO信号引脚 P3.5/T1（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：P3.5/T1。支持总线接口：General。
14P3.6/UDPDigital_IO信号引脚 P3.6/UDP（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：P3.6/UDP。支持总线接口：General。
15P3.7/UDMDigital_IO信号引脚 P3.7/UDM（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：P3.7/UDM。支持总线接口：General。
16P1.3/XO/TXD_Digital_IO信号引脚 P1.3/XO/TXD_（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：P1.3/XO/TXD_。支持总线接口：UART, RTC/CLK。
17P1.2/XI/RXD_Digital_IO信号引脚 P1.2/XI/RXD_（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：P1.2/XI/RXD_。支持总线接口：UART, RTC/CLK。
18GND/VSSGND0V 接地回路引脚 (GND/VSS)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
19VCC/VDDPower_In主供电输入引脚 (VCC/VDD)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
20V33Power_In主供电输入引脚 (V33)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
探索器件库封装厂商上传