Mechanische Abmessungen & Land Pattern (TSSOP-20)
Aus dem Datenblatt extrahiert & nach IPC-7351B normiertGehäusekörper (D × E)Nominal
6.50 × 4.40 mm
Höhe (A) & Raster (e)IPC-7351B
A=1.00mm · e=0.65mm
Pad-Abmessungen (W × L)Level B
0.42 × 1.45 mm
Pins / Gesamt-PadsTopology
20P / 20Pad (DUAL_ROW)
Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)
Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen| Bauteilbezeichner / Ersatz-MPN | Wert / Gehäuse | Funktion & PCB-Layout-Regel |
|---|---|---|
| N/A BOM | Gemäß Applikationsschaltung TSSOP-20 | Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten. |
Häufig gestellte technische Fragen (FAQ) — CH554T (TSSOP-20)
Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-ExportformatenWie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH554T (TSSOP-20)?
Das Bauteil CH554T von WCH im TSSOP-20-Gehäuse besitzt 20 Pins mit einem Rastermaß (Pitch) von 0.65 mm. Wichtige Pins: 1 (IO1: General Purpose Digital I/O Pin IO1), 2 (IO2: General Purpose Digital I/O Pin IO2), 3 (3V3: 3.3V Main Power Supply Rail (3.0V ~ 3.6V)), 4 (P1.6/MISO/RXD1/TIN4: Multiplex-I/O- & Peripherie-Pin P1.6/MISO/RXD1/TIN4 (UART, SPI)), 5 (P1.7/SCK/TXD1/TIN5: Multiplex-I/O- & Peripherie-Pin P1.7/SCK/TXD1/TIN5 (UART, SPI)), 6 (RST/T2EX_/CAP2_: Multiplex-I/O- & Peripherie-Pin RST/T2EX_/CAP2_ (General)).
Welche IPC-7351B Land-Pattern-Abmessungen hat der CH554T?
Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH554T (TSSOP-20) 4.40 × 6.50 mm bei einem Pitch e = 0.65 mm und 20 Kupfer-Pads.
Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH554T heruntergeladen werden?
Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH554T (WCH, TSSOP-20) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.
Statischer Referenzanhang: Pinbelegungstabelle (20 Pins) & CH554 VariantenStatische Tabelle aufklappen
| Pin-Nr. | Signalname | Elektrischer Typ | Funktionsbeschreibung & Schaltungshinweise |
|---|---|---|---|
| 1 | IO1 | Digital_IO | General Purpose Digital I/O Pin IO1 |
| 2 | IO2 | Digital_IO | General Purpose Digital I/O Pin IO2 |
| 3 | 3V3 | Power_In | 3.3V Main Power Supply Rail (3.0V ~ 3.6V) |
| 4 | P1.6/MISO/RXD1/TIN4 | Digital_IO | Signalanschluss P1.6/MISO/RXD1/TIN4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P1.6/MISO/RXD1/TIN4. Unterstützte Bus-Schnittstellen: UART, SPI. |
| 5 | P1.7/SCK/TXD1/TIN5 | Digital_IO | Signalanschluss P1.7/SCK/TXD1/TIN5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P1.7/SCK/TXD1/TIN5. Unterstützte Bus-Schnittstellen: UART, SPI. |
| 6 | RST/T2EX_/CAP2_ | Digital_IO | Signalanschluss RST/T2EX_/CAP2_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RST/T2EX_/CAP2_. Unterstützte Bus-Schnittstellen: General. |
| 7 | P1.0/T2/CAP1/TIN0 | Digital_IO | Signalanschluss P1.0/T2/CAP1/TIN0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P1.0/T2/CAP1/TIN0. Unterstützte Bus-Schnittstellen: General. |
| 8 | IO0 | Digital_IO | GPIO0 / RTC_GPIO0 (Chip Boot Mode Strapping Pin) |
| 9 | P3.1/PWM2_/TXD | Digital_IO | Signalanschluss P3.1/PWM2_/TXD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.1/PWM2_/TXD. Unterstützte Bus-Schnittstellen: UART, PWM. |
| 10 | P3.0/PWM1_/RXD | Digital_IO | Signalanschluss P3.0/PWM1_/RXD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.0/PWM1_/RXD. Unterstützte Bus-Schnittstellen: UART, PWM. |
| 11 | P3.3/INT1 | Digital_IO | Signalanschluss P3.3/INT1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.3/INT1. Unterstützte Bus-Schnittstellen: General. |
| 12 | P3.4/PWM2/RXD1_/T0 | Digital_IO | Signalanschluss P3.4/PWM2/RXD1_/T0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.4/PWM2/RXD1_/T0. Unterstützte Bus-Schnittstellen: UART, PWM. |
| 13 | P3.5/T1 | Digital_IO | Signalanschluss P3.5/T1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.5/T1. Unterstützte Bus-Schnittstellen: General. |
| 14 | P3.6/UDP | Digital_IO | Signalanschluss P3.6/UDP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.6/UDP. Unterstützte Bus-Schnittstellen: General. |
| 15 | P3.7/UDM | Digital_IO | Signalanschluss P3.7/UDM (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.7/UDM. Unterstützte Bus-Schnittstellen: General. |
| 16 | P1.3/XO/TXD_ | Digital_IO | Signalanschluss P1.3/XO/TXD_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P1.3/XO/TXD_. Unterstützte Bus-Schnittstellen: UART, RTC/CLK. |
| 17 | P1.2/XI/RXD_ | Digital_IO | Signalanschluss P1.2/XI/RXD_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P1.2/XI/RXD_. Unterstützte Bus-Schnittstellen: UART, RTC/CLK. |
| 18 | GND/VSS | GND | Elektrischer 0V-Masserückführungsanschluss (GND/VSS) für Kernlogik, I/O-Treiber und Analogblöcke. |
| 19 | VCC/VDD | Power_In | Positiver Versorgungseingang (VCC/VDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 20 | V33 | Power_In | Positiver Versorgungseingang (V33) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |