기계적 치수 및 랜드 패턴 (TSSOP-20)
데이터시트에서 추출 및 IPC-7351B 표준화 완료패키지 본체 (D × E)Nominal
6.50 × 4.40 mm
높이 (A) & 피치 (e)IPC-7351B
A=1.00mm · e=0.65mm
패드 크기 (W × L)Level B
0.42 × 1.45 mm
핀 수 / 총 패드 수Topology
20P / 20Pad (DUAL_ROW)
권장 주변 부품 BOM 및 핀 호환 대체품 (Drop-in)
표준 응용 회로용 수동 부품 및 1:1 핀 호환 대체 부품 목록| 부품 기호 / 대체 품번 | 값 / 패키지 | 역할 및 PCB 배치 규칙 (Layout Rule) |
|---|---|---|
| N/A BOM | 응용 회로 기준 TSSOP-20 | 정격 부하 전류에 맞는 배선 폭을 확보하고 IPC-2221 전기적 절연 간격을 준수하세요. |
기술 자주 묻는 질문 (FAQ) — CH554T (TSSOP-20)
핀아웃, IPC-7351B 랜드 패턴 치수 및 CAD 내보내기 포맷 빠른 안내CH554T (TSSOP-20)의 핀아웃(Pinout) 및 전원 전압 사양은 어떻게 되나요?
WCH에서 제조한 CH554T(TSSOP-20 패키지)은 핀 피치 0.65 mm의 20핀 소자입니다. 주요 핀 구성: 1 (IO1: General Purpose Digital I/O Pin IO1), 2 (IO2: General Purpose Digital I/O Pin IO2), 3 (3V3: 3.3V Main Power Supply Rail (3.0V ~ 3.6V)), 4 (P1.6/MISO/RXD1/TIN4: 다중화 I/O 및 주변장치 핀 P1.6/MISO/RXD1/TIN4 (UART, SPI)), 5 (P1.7/SCK/TXD1/TIN5: 다중화 I/O 및 주변장치 핀 P1.7/SCK/TXD1/TIN5 (UART, SPI)), 6 (RST/T2EX_/CAP2_: 다중화 I/O 및 주변장치 핀 RST/T2EX_/CAP2_ (General)).
CH554T의 IPC-7351B 표준 PCB 풋프린트 규격 치수는 얼마인가요?
데이터시트 기계 도면 및 IPC-7351B Level B(표준 밀도)에 따라 CH554T(TSSOP-20) 본체 크기는 4.40 × 6.50 mm, 피치 e = 0.65 mm이며 총 20개의 구리 패드로 구성됩니다.
CH554T용 KiCad(.kicad_mod, .kicad_sym), Fusion 360(.lbr) 및 3D STEP 모델은 어디서 다운로드할 수 있나요?
이 페이지에서 CERN-OHL-P-2.0 오픈 하드웨어 라이선스에 따라 검증된 CH554T(WCH, TSSOP-20)의 KiCad 8 풋프린트 및 기호, Autodesk Fusion 360 / Eagle(.lbr), 3D STEP AP214 & WebGL GLB 패키지를 무료로 즉시 다운로드할 수 있습니다.
정적 참조 부록: 핀아웃 테이블 (20 핀) 및 CH554 제품군 변형정적 표 펼치기
| 핀 번호 (Pin #) | 신호명 (Signal Name) | 전기적 유형 (Type) | 기능 설명 및 회로 설계 유의사항 |
|---|---|---|---|
| 1 | IO1 | Digital_IO | General Purpose Digital I/O Pin IO1 |
| 2 | IO2 | Digital_IO | General Purpose Digital I/O Pin IO2 |
| 3 | 3V3 | Power_In | 3.3V Main Power Supply Rail (3.0V ~ 3.6V) |
| 4 | P1.6/MISO/RXD1/TIN4 | Digital_IO | 신호 단자 P1.6/MISO/RXD1/TIN4 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P1.6/MISO/RXD1/TIN4. 지원 버스 프로토콜: UART, SPI. |
| 5 | P1.7/SCK/TXD1/TIN5 | Digital_IO | 신호 단자 P1.7/SCK/TXD1/TIN5 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P1.7/SCK/TXD1/TIN5. 지원 버스 프로토콜: UART, SPI. |
| 6 | RST/T2EX_/CAP2_ | Digital_IO | 신호 단자 RST/T2EX_/CAP2_ (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RST/T2EX_/CAP2_. 지원 버스 프로토콜: General. |
| 7 | P1.0/T2/CAP1/TIN0 | Digital_IO | 신호 단자 P1.0/T2/CAP1/TIN0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P1.0/T2/CAP1/TIN0. 지원 버스 프로토콜: General. |
| 8 | IO0 | Digital_IO | GPIO0 / RTC_GPIO0 (Chip Boot Mode Strapping Pin) |
| 9 | P3.1/PWM2_/TXD | Digital_IO | 신호 단자 P3.1/PWM2_/TXD (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P3.1/PWM2_/TXD. 지원 버스 프로토콜: UART, PWM. |
| 10 | P3.0/PWM1_/RXD | Digital_IO | 신호 단자 P3.0/PWM1_/RXD (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P3.0/PWM1_/RXD. 지원 버스 프로토콜: UART, PWM. |
| 11 | P3.3/INT1 | Digital_IO | 신호 단자 P3.3/INT1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P3.3/INT1. 지원 버스 프로토콜: General. |
| 12 | P3.4/PWM2/RXD1_/T0 | Digital_IO | 신호 단자 P3.4/PWM2/RXD1_/T0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P3.4/PWM2/RXD1_/T0. 지원 버스 프로토콜: UART, PWM. |
| 13 | P3.5/T1 | Digital_IO | 신호 단자 P3.5/T1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P3.5/T1. 지원 버스 프로토콜: General. |
| 14 | P3.6/UDP | Digital_IO | 신호 단자 P3.6/UDP (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P3.6/UDP. 지원 버스 프로토콜: General. |
| 15 | P3.7/UDM | Digital_IO | 신호 단자 P3.7/UDM (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P3.7/UDM. 지원 버스 프로토콜: General. |
| 16 | P1.3/XO/TXD_ | Digital_IO | 신호 단자 P1.3/XO/TXD_ (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P1.3/XO/TXD_. 지원 버스 프로토콜: UART, RTC/CLK. |
| 17 | P1.2/XI/RXD_ | Digital_IO | 신호 단자 P1.2/XI/RXD_ (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P1.2/XI/RXD_. 지원 버스 프로토콜: UART, RTC/CLK. |
| 18 | GND/VSS | GND | 내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (GND/VSS)입니다. |
| 19 | VCC/VDD | Power_In | 3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VCC/VDD, 최대 정격: 5.5V)입니다. |
| 20 | V33 | Power_In | 3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (V33, 최대 정격: 5.5V)입니다. |