![CH546L (LQFP-48(7x7)) — 由Pn_MOD_OC[x]和Pn_DIR_PU[x]组合实现Pn 端口的相关配置，具体如下。](/api/v1/assets/C2923468/extracted/figures/p27_fig01.png)
![CH546L (LQFP-48(7x7)) — UART3 波特率由SBAUD3 设置产生，根据bU3SMOD 的选择分为两种情况： 当bU3SMOD=0 时，SBAUD3 = 256 - Fsys / 32 / 波特率； 当bU3SMOD=1 时，SBAUD3 = 256 - Fsys / 16 / 波特率。 UART3 中断状态寄存器(SIF3)： | 位 名称 访问 描述 复位值 | [7:2] 保留 RO 保留 000000b | 1 bU3TI RW 发送中断标志位，一个数据字节发送完后由硬件置位，需 要软件写1](/api/v1/assets/C2923468/extracted/figures/p42_fig01.png)
SOP-16 · 16P
동기화된 핀아웃 (Symbol / 2D / 3D) (48/48)
핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다| 핀 | 기호 | 유형 | 기능 설명 (KO) |
|---|---|---|---|
| 1 | 0 | I/O | 다중화 I/O 및 주변장치 핀 0 (General) |
| 2 | P1.7 | I/O | 다중화 I/O 및 주변장치 핀 P1.7 (General) |
| 3 | P5.7 | I/O | 다중화 I/O 및 주변장치 핀 P5.7 (General) |
| 4 | P3.0 | I/O | 다중화 I/O 및 주변장치 핀 P3.0 (General) |
| 5 | P4.5 | I/O | 다중화 I/O 및 주변장치 핀 P4.5 (General) |
| 6 | P4.4 | I/O | 다중화 I/O 및 주변장치 핀 P4.4 (General) |
| 7 | P3.1 | I/O | 다중화 I/O 및 주변장치 핀 P3.1 (General) |
| 8 | P3.2 | I/O | 다중화 I/O 및 주변장치 핀 P3.2 (General) |
| 9 | P3.3 | I/O | 다중화 I/O 및 주변장치 핀 P3.3 (General) |
| 10 | P3.4 | I/O | 다중화 I/O 및 주변장치 핀 P3.4 (General) |
| 11 | P3.5 | I/O | 다중화 I/O 및 주변장치 핀 P3.5 (General) |
| 12 | P3.6 | I/O | 다중화 I/O 및 주변장치 핀 P3.6 (General) |
| 13 | P3.7 | I/O | 다중화 I/O 및 주변장치 핀 P3.7 (General) |
| 14 | P4.3 | I/O | 다중화 I/O 및 주변장치 핀 P4.3 (General) |
| 15 | P4.2 | I/O | 다중화 I/O 및 주변장치 핀 P4.2 (General) |
| 16 | P4.6 | I/O | 다중화 I/O 및 주변장치 핀 P4.6 (General) |
| 17 | XO | I/O | 다중화 I/O 및 주변장치 핀 XO (RTC/CLK) |
| 18 | GND | GND | 접지 기준 핀 (GND) |
| 19 | P4.1 | I/O | 다중화 I/O 및 주변장치 핀 P4.1 (General) |
| 20 | P4.0 | I/O | 다중화 I/O 및 주변장치 핀 P4.0 (General) |
| 21 | P2.0 | I/O | 다중화 I/O 및 주변장치 핀 P2.0 (General) |
| 22 | P2.1 | I/O | 다중화 I/O 및 주변장치 핀 P2.1 (General) |
| 23 | P2.2 | I/O | 다중화 I/O 및 주변장치 핀 P2.2 (General) |
| 24 | P2.3 | I/O | 다중화 I/O 및 주변장치 핀 P2.3 (General) |
| 25 | P2.4 | I/O | 다중화 I/O 및 주변장치 핀 P2.4 (General) |
| 26 | P2.5 | I/O | 다중화 I/O 및 주변장치 핀 P2.5 (General) |
| 27 | P2.6 | I/O | 다중화 I/O 및 주변장치 핀 P2.6 (General) |
| 28 | P2.7 | I/O | 다중화 I/O 및 주변장치 핀 P2.7 (General) |
| 29 | P5.5 | I/O | 다중화 I/O 및 주변장치 핀 P5.5 (General) |
| 30 | P5.4 | I/O | 다중화 I/O 및 주변장치 핀 P5.4 (General) |
| 31 | P5.1 | I/O | 다중화 I/O 및 주변장치 핀 P5.1 (General) |
| 32 | P5.0 | I/O | 다중화 I/O 및 주변장치 핀 P5.0 (General) |
| 33 | P0.7 | I/O | 다중화 I/O 및 주변장치 핀 P0.7 (General) |
| 34 | P0.6 | I/O | 다중화 I/O 및 주변장치 핀 P0.6 (General) |
| 35 | P0.5 | I/O | 다중화 I/O 및 주변장치 핀 P0.5 (General) |
| 36 | P0.4 | I/O | 다중화 I/O 및 주변장치 핀 P0.4 (General) |
| 37 | P0.3 | I/O | 다중화 I/O 및 주변장치 핀 P0.3 (General) |
| 38 | P0.2 | I/O | 다중화 I/O 및 주변장치 핀 P0.2 (General) |
| 39 | P0.1 | I/O | 다중화 I/O 및 주변장치 핀 P0.1 (General) |
| 40 | P0.0 | I/O | 다중화 I/O 및 주변장치 핀 P0.0 (General) |
| 41 | VDD | Power | 전원 공급 입력 핀 (VDD — 3.3V / 5.0V Standard Logic) |
| 42 | V33 | Power | 전원 공급 입력 핀 (V33 — 3.3V / 5.0V Standard Logic) |
| 43 | P1.0 | I/O | 다중화 I/O 및 주변장치 핀 P1.0 (General) |
| 44 | P1.1 | I/O | 다중화 I/O 및 주변장치 핀 P1.1 (General) |
| 45 | P1.2 | I/O | 다중화 I/O 및 주변장치 핀 P1.2 (General) |
| 46 | P1.3 | I/O | 다중화 I/O 및 주변장치 핀 P1.3 (General) |
| 47 | P1.4 | I/O | 다중화 I/O 및 주변장치 핀 P1.4 (General) |
| 48 | P1.5 | I/O | 다중화 I/O 및 주변장치 핀 P1.5 (General) |
PIN 1 0
I/O다중화 I/O 및 주변장치 핀 0 (General)
설계 권장 사항: 输出系统主频的4 分频时钟信号 ，即Fsys/4
IPC-7351B 솔더 밀도 및 스팬 C/G/Z 설정
데이터시트 PDF 직접 보기 & 기술 도면 갤러리 (6 표준 도면 + 8 추출 도면)
원본 PDF 문서를 직접 보거나 도면을 클릭하여 전체 화면으로 확대하세요1. 실제 3D 패키지 모델REPRESENTATIVE
정밀 3D 솔리드 바디확대 ›
2. 표준 핀아웃 (상면도)CLEANROOM PINOUT
정규 패키지 핀 배치 (48 핀)확대 ›
3. 원본 데이터시트 핀아웃PDF PINOUT
자르지 않은 원본 핀 다이어그램확대 ›
4. 패키지 외형 치수 (D×E×A)PACKAGE DIMENSIONS
LQFP-48(7x7) · 7.00×7.00mm · 피치 0.50mm확대 ›
5. 권장 PCB 풋프린트LAND PATTERN
IPC-7351B 랜드 패턴 (48 Pads)확대 ›
6. 응용 회로도SCHEMATIC
Typical Application Schematic확대 ›
원본 PDF 데이터시트 핀아웃 및 기술 도면 라이브러리 (8개 도면 · 1/1 페이지)
CH546 / CH547 제품군의 원본 도면 8개 중 1–8번째 표시 중
P60 · p60_fig01정확한 패키지 일치
P1 · p01_fig011717×914px
P27 · p27_fig011757×489px
P28 · p28_fig011757×1897px
P28 · p28_fig01P28
P42 · p42_fig011757×798px
P45 · p45_fig011496×347px
P45 · p45_fig021529×357px
전기적 사양 & 상세 부품 사양 (CH546L)
데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스 (KO)상세 개요:CH546L (LQFP-48(7x7)) 부품은 48핀 표준 전자 부품 및 커넥터로, 패키지 외형 치수는 7.00 × 7.00 × 1.60 mm (핀 피치 e = 0.50 mm)입니다. 동작 전압 1.8V ~ 5.5V (Theo Datasheet), 동작 온도 -40°C ~ +85°C (Industrial Grade) 및 USB, UART, SPI, ADC, PWM, RTC/CLK 인터페이스를 지원합니다.
동작 전원 전압 범위V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
전원 핀 2mm 이내에 100nF + 10µF X7R 디커플링 커패시터 배치
동작 주위 온도 범위T_A
-40°C ~ +85°C (Industrial Grade)
산업용 등급; 최대 접합 온도 T_J(max) = +125°C
클럭 및 동작 주파수f_CLK / f_RF
40MHz
PDF 데이터시트 사양표에서 추출됨
정격 전류 및 소비 전력I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
핀당 최대 허용 전류 제한 준수
패키지 외형 치수 (D × E × A)D × E × A
7.00 × 7.00 × 1.60 mm (A1=0.10 mm)
패키지 패밀리: LQFP (LQFP-48(7x7))
핀 수 및 리드 피치N / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 중심간 거리 (Span C) 정규화
내장 주변장치 인터페이스Buses
USB, UART, SPI, ADC, PWM, RTC/CLK
회로도 심볼·2D 풋프린트·3D 모델 4방향 동기화
리플로우 및 습기 민감도IPC / MSL
IPC-7351B Level B | J-STD-020 (최대 260°C) | MSL-3
방열 패드(EPAD) 60% 분할 스텐실 개구 적용
엔지니어링 안전 경고: SMT 실장 전 실크스크린 1번 핀 챔퍼 방향을 반드시 확인하십시오.
엔지니어링 안전 경고: 방열 패드는 Ø0.3mm 써멀 비아 그리드를 통해 내층 GND 플레인에 연결하십시오.
5개 산업 표준 검증
파일 내보내기 전 자동 기하학/전기적 검증IEEE-315 심볼48 개 핀 자동 버스 그룹화
IPC-7351B 풋프린트48 개 패드 · 피치 0.50mm
IPC-7525 60% 솔더 페이스트 개구율리플로우 1:1 표준
DFM 제조 규칙 (JLCPCB / PCBWay)최소 패드 간격: 0.25mm
3D STEP AP214 & GLB좌표 원점 일치 (0,0,0)
실물 하드웨어 검증 & 기술 리뷰
데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스5.00 PCB Verified
IPC-7351B
동일 데이터시트를 공유하는 패키지 변형 또는 파생 부품 번호 선택동일 칩 패밀리 파생 모델 — CH546 / CH547 (3)
LQFP-48(7x7) · 48P
LQFP-48(7x7) · 48P
기계적 치수 및 랜드 패턴 (LQFP-48(7x7))
데이터시트에서 추출 및 IPC-7351B 표준화 완료패키지 본체 (D × E)Nominal
7.00 × 7.00 mm
높이 (A) & 피치 (e)IPC-7351B
A=1.60mm · e=0.50mm
패드 크기 (W × L)Level B
0.30 × 1.25 mm
핀 수 / 총 패드 수Topology
48P / 48Pad (QUAD_ROW)
권장 주변 부품 BOM 및 핀 호환 대체품 (Drop-in)
표준 응용 회로용 수동 부품 및 1:1 핀 호환 대체 부품 목록| 부품 기호 / 대체 품번 | 값 / 패키지 | 역할 및 PCB 배치 규칙 (Layout Rule) |
|---|---|---|
| N/A BOM | 응용 회로 기준 LQFP-48(7x7) | 정격 부하 전류에 맞는 배선 폭을 확보하고 IPC-2221 전기적 절연 간격을 준수하세요. |
기술 자주 묻는 질문 (FAQ) — CH546L (LQFP-48(7x7))
핀아웃, IPC-7351B 랜드 패턴 치수 및 CAD 내보내기 포맷 빠른 안내CH546L (LQFP-48(7x7))의 핀아웃(Pinout) 및 전원 전압 사양은 어떻게 되나요?
WCH에서 제조한 CH546L(LQFP-48(7x7) 패키지)은 핀 피치 0.50 mm의 48핀 소자입니다. 주요 핀 구성: 1 (0: 다중화 I/O 및 주변장치 핀 0 (General)), 2 (P1.7: 다중화 I/O 및 주변장치 핀 P1.7 (General)), 3 (P5.7: 다중화 I/O 및 주변장치 핀 P5.7 (General)), 4 (P3.0: 다중화 I/O 및 주변장치 핀 P3.0 (General)), 5 (P4.5: 다중화 I/O 및 주변장치 핀 P4.5 (General)), 6 (P4.4: 다중화 I/O 및 주변장치 핀 P4.4 (General)).
CH546L의 IPC-7351B 표준 PCB 풋프린트 규격 치수는 얼마인가요?
데이터시트 기계 도면 및 IPC-7351B Level B(표준 밀도)에 따라 CH546L(LQFP-48(7x7)) 본체 크기는 7.00 × 7.00 mm, 피치 e = 0.50 mm이며 총 48개의 구리 패드로 구성됩니다.
CH546L용 KiCad(.kicad_mod, .kicad_sym), Fusion 360(.lbr) 및 3D STEP 모델은 어디서 다운로드할 수 있나요?
이 페이지에서 CERN-OHL-P-2.0 오픈 하드웨어 라이선스에 따라 검증된 CH546L(WCH, LQFP-48(7x7))의 KiCad 8 풋프린트 및 기호, Autodesk Fusion 360 / Eagle(.lbr), 3D STEP AP214 & WebGL GLB 패키지를 무료로 즉시 다운로드할 수 있습니다.
정적 참조 부록: 핀아웃 테이블 (48 핀) 및 CH546 / CH547 제품군 변형정적 표 펼치기
| 핀 번호 (Pin #) | 신호명 (Signal Name) | 전기적 유형 (Type) | 기능 설명 및 회로 설계 유의사항 |
|---|---|---|---|
| 1 | 0 | Digital_IO | 신호 단자 0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): 0. 지원 버스 프로토콜: General. |
| 2 | P1.7 | Digital_IO | 신호 단자 P1.7 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P1.7. 지원 버스 프로토콜: General. |
| 3 | P5.7 | Digital_IO | 신호 단자 P5.7 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P5.7. 지원 버스 프로토콜: General. |
| 4 | P3.0 | Digital_IO | 신호 단자 P3.0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P3.0. 지원 버스 프로토콜: General. |
| 5 | P4.5 | Digital_IO | 신호 단자 P4.5 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P4.5. 지원 버스 프로토콜: General. |
| 6 | P4.4 | Digital_IO | 신호 단자 P4.4 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P4.4. 지원 버스 프로토콜: General. |
| 7 | P3.1 | Digital_IO | 신호 단자 P3.1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P3.1. 지원 버스 프로토콜: General. |
| 8 | P3.2 | Digital_IO | 신호 단자 P3.2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P3.2. 지원 버스 프로토콜: General. |
| 9 | P3.3 | Digital_IO | 신호 단자 P3.3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P3.3. 지원 버스 프로토콜: General. |
| 10 | P3.4 | Digital_IO | 신호 단자 P3.4 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P3.4. 지원 버스 프로토콜: General. |
| 11 | P3.5 | Digital_IO | 신호 단자 P3.5 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P3.5. 지원 버스 프로토콜: General. |
| 12 | P3.6 | Digital_IO | 신호 단자 P3.6 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P3.6. 지원 버스 프로토콜: General. |
| 13 | P3.7 | Digital_IO | 신호 단자 P3.7 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P3.7. 지원 버스 프로토콜: General. |
| 14 | P4.3 | Digital_IO | 신호 단자 P4.3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P4.3. 지원 버스 프로토콜: General. |
| 15 | P4.2 | Digital_IO | 신호 단자 P4.2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P4.2. 지원 버스 프로토콜: General. |
| 16 | P4.6 | Digital_IO | 신호 단자 P4.6 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P4.6. 지원 버스 프로토콜: General. |
| 17 | XO | Digital_IO | 신호 단자 XO (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): XO. 지원 버스 프로토콜: RTC/CLK. |
| 18 | GND | GND | 내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (GND)입니다. |
| 19 | P4.1 | Digital_IO | 신호 단자 P4.1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P4.1. 지원 버스 프로토콜: General. |
| 20 | P4.0 | Digital_IO | 신호 단자 P4.0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P4.0. 지원 버스 프로토콜: General. |
| 21 | P2.0 | Digital_IO | 신호 단자 P2.0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P2.0. 지원 버스 프로토콜: General. |
| 22 | P2.1 | Digital_IO | 신호 단자 P2.1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P2.1. 지원 버스 프로토콜: General. |
| 23 | P2.2 | Digital_IO | 신호 단자 P2.2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P2.2. 지원 버스 프로토콜: General. |
| 24 | P2.3 | Digital_IO | 신호 단자 P2.3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P2.3. 지원 버스 프로토콜: General. |
| 25 | P2.4 | Digital_IO | 신호 단자 P2.4 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P2.4. 지원 버스 프로토콜: General. |
| 26 | P2.5 | Digital_IO | 신호 단자 P2.5 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P2.5. 지원 버스 프로토콜: General. |
| 27 | P2.6 | Digital_IO | 신호 단자 P2.6 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P2.6. 지원 버스 프로토콜: General. |
| 28 | P2.7 | Digital_IO | 신호 단자 P2.7 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P2.7. 지원 버스 프로토콜: General. |
| 29 | P5.5 | Digital_IO | 신호 단자 P5.5 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P5.5. 지원 버스 프로토콜: General. |
| 30 | P5.4 | Digital_IO | 신호 단자 P5.4 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P5.4. 지원 버스 프로토콜: General. |
| 31 | P5.1 | Digital_IO | 신호 단자 P5.1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P5.1. 지원 버스 프로토콜: General. |
| 32 | P5.0 | Digital_IO | 신호 단자 P5.0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P5.0. 지원 버스 프로토콜: General. |
| 33 | P0.7 | Digital_IO | 신호 단자 P0.7 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P0.7. 지원 버스 프로토콜: General. |
| 34 | P0.6 | Digital_IO | 신호 단자 P0.6 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P0.6. 지원 버스 프로토콜: General. |
| 35 | P0.5 | Digital_IO | 신호 단자 P0.5 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P0.5. 지원 버스 프로토콜: General. |
| 36 | P0.4 | Digital_IO | 신호 단자 P0.4 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P0.4. 지원 버스 프로토콜: General. |
| 37 | P0.3 | Digital_IO | 신호 단자 P0.3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P0.3. 지원 버스 프로토콜: General. |
| 38 | P0.2 | Digital_IO | 신호 단자 P0.2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P0.2. 지원 버스 프로토콜: General. |
| 39 | P0.1 | Digital_IO | 신호 단자 P0.1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P0.1. 지원 버스 프로토콜: General. |
| 40 | P0.0 | Digital_IO | 신호 단자 P0.0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P0.0. 지원 버스 프로토콜: General. |
| 41 | VDD | Power_In | 3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD, 최대 정격: 5.5V)입니다. |
| 42 | V33 | Power_In | 3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (V33, 최대 정격: 5.5V)입니다. |
| 43 | P1.0 | Digital_IO | 신호 단자 P1.0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P1.0. 지원 버스 프로토콜: General. |
| 44 | P1.1 | Digital_IO | 신호 단자 P1.1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P1.1. 지원 버스 프로토콜: General. |
| 45 | P1.2 | Digital_IO | 신호 단자 P1.2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P1.2. 지원 버스 프로토콜: General. |
| 46 | P1.3 | Digital_IO | 신호 단자 P1.3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P1.3. 지원 버스 프로토콜: General. |
| 47 | P1.4 | Digital_IO | 신호 단자 P1.4 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P1.4. 지원 버스 프로토콜: General. |
| 48 | P1.5 | Digital_IO | 신호 단자 P1.5 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P1.5. 지원 버스 프로토콜: General. |