ChipDocs.org
⌘K
2284 部品PDFアップロード
CH546L (LQFP-48(7x7)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH546L

WCHID: C2923468LQFP-48(7x7) · 48 ピン · Pitch 0.50mmIPC TOLERANCE VARIATION5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · CH546L (LQFP-48(7x7))102P1.73P5.74P3.05P4.56P4.47P3.18P3.29P3.310P3.411P3.512P3.613P3.714P4.315P4.216P4.617XO18GND19P4.120P4.021P2.022P2.123P2.224P2.348P1.547P1.446P1.345P1.244P1.143P1.042V3341VDD40P0.039P0.138P0.237P0.336P0.435P0.534P0.633P0.732P5.031P5.130P5.429P5.528P2.727P2.626P2.525P2.4Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.235.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6mm
2. 2Dフットプリント
123456789101112131415161718192021222324252627282930313233343536373839404142434445464748E=7.00mm · Pitch e=0.50mmD=7.00mm-7-5-3-113577531-1-3-5-7mm
3. 3Dモデル
パッケージ外形: 7.00mm × 7.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (48/48)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
10I/OマルチプレクスI/O・ペリフェラル端子 0 (General)
2P1.7I/OマルチプレクスI/O・ペリフェラル端子 P1.7 (General)
3P5.7I/OマルチプレクスI/O・ペリフェラル端子 P5.7 (General)
4P3.0I/OマルチプレクスI/O・ペリフェラル端子 P3.0 (General)
5P4.5I/OマルチプレクスI/O・ペリフェラル端子 P4.5 (General)
6P4.4I/OマルチプレクスI/O・ペリフェラル端子 P4.4 (General)
7P3.1I/OマルチプレクスI/O・ペリフェラル端子 P3.1 (General)
8P3.2I/OマルチプレクスI/O・ペリフェラル端子 P3.2 (General)
9P3.3I/OマルチプレクスI/O・ペリフェラル端子 P3.3 (General)
10P3.4I/OマルチプレクスI/O・ペリフェラル端子 P3.4 (General)
11P3.5I/OマルチプレクスI/O・ペリフェラル端子 P3.5 (General)
12P3.6I/OマルチプレクスI/O・ペリフェラル端子 P3.6 (General)
13P3.7I/OマルチプレクスI/O・ペリフェラル端子 P3.7 (General)
14P4.3I/OマルチプレクスI/O・ペリフェラル端子 P4.3 (General)
15P4.2I/OマルチプレクスI/O・ペリフェラル端子 P4.2 (General)
16P4.6I/OマルチプレクスI/O・ペリフェラル端子 P4.6 (General)
17XOI/OマルチプレクスI/O・ペリフェラル端子 XO (RTC/CLK)
18GNDGNDグラウンド基準端子 (GND)
19P4.1I/OマルチプレクスI/O・ペリフェラル端子 P4.1 (General)
20P4.0I/OマルチプレクスI/O・ペリフェラル端子 P4.0 (General)
21P2.0I/OマルチプレクスI/O・ペリフェラル端子 P2.0 (General)
22P2.1I/OマルチプレクスI/O・ペリフェラル端子 P2.1 (General)
23P2.2I/OマルチプレクスI/O・ペリフェラル端子 P2.2 (General)
24P2.3I/OマルチプレクスI/O・ペリフェラル端子 P2.3 (General)
25P2.4I/OマルチプレクスI/O・ペリフェラル端子 P2.4 (General)
26P2.5I/OマルチプレクスI/O・ペリフェラル端子 P2.5 (General)
27P2.6I/OマルチプレクスI/O・ペリフェラル端子 P2.6 (General)
28P2.7I/OマルチプレクスI/O・ペリフェラル端子 P2.7 (General)
29P5.5I/OマルチプレクスI/O・ペリフェラル端子 P5.5 (General)
30P5.4I/OマルチプレクスI/O・ペリフェラル端子 P5.4 (General)
31P5.1I/OマルチプレクスI/O・ペリフェラル端子 P5.1 (General)
32P5.0I/OマルチプレクスI/O・ペリフェラル端子 P5.0 (General)
33P0.7I/OマルチプレクスI/O・ペリフェラル端子 P0.7 (General)
34P0.6I/OマルチプレクスI/O・ペリフェラル端子 P0.6 (General)
35P0.5I/OマルチプレクスI/O・ペリフェラル端子 P0.5 (General)
36P0.4I/OマルチプレクスI/O・ペリフェラル端子 P0.4 (General)
37P0.3I/OマルチプレクスI/O・ペリフェラル端子 P0.3 (General)
38P0.2I/OマルチプレクスI/O・ペリフェラル端子 P0.2 (General)
39P0.1I/OマルチプレクスI/O・ペリフェラル端子 P0.1 (General)
40P0.0I/OマルチプレクスI/O・ペリフェラル端子 P0.0 (General)
41VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
42V33Power電源供給入力 (V33 — 3.3V / 5.0V Standard Logic)
43P1.0I/OマルチプレクスI/O・ペリフェラル端子 P1.0 (General)
44P1.1I/OマルチプレクスI/O・ペリフェラル端子 P1.1 (General)
45P1.2I/OマルチプレクスI/O・ペリフェラル端子 P1.2 (General)
46P1.3I/OマルチプレクスI/O・ペリフェラル端子 P1.3 (General)
47P1.4I/OマルチプレクスI/O・ペリフェラル端子 P1.4 (General)
48P1.5I/OマルチプレクスI/O・ペリフェラル端子 P1.5 (General)
PIN 1 0
I/O
マルチプレクスI/O・ペリフェラル端子 0 (General)
設計上の注意点: 输出系统主频的4 分频时钟信号 ，即Fsys/4
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 8 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: CH546L (WCH · LQFP-48(7x7))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
CH546L (LQFP-48(7x7)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
CH546L (LQFP-48(7x7)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (48ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
CH546L (LQFP-48(7x7)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
CH546L (LQFP-48(7x7)) - 4. パッケージ外形寸法図 (D×E×A)
LQFP-48(7x7) · 7.00×7.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
CH546L (LQFP-48(7x7)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (48 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
CH546L (LQFP-48(7x7)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (8 点 · 1/1 ページ)
CH546 / CH547 シリーズの切り抜きなし原本図面 8 点中 1–8 点目を表示
P60 · p60_fig01パッケージ完全一致
CH546L (LQFP-48(7x7)) — 18.1 LQFP48-7*7 18.2 QFN28-4*4 70.15 #25 DOAQOHagegga ia COUN OT i. a — i= =a —_ im — —_ [ = pS 18 |8 | = a nls i — — |_| = = He ws =o aia Co #13 - = TInt aE ae Eee a spoon nag abs a oO. a.2 04 nh ne sos LQFP 1.5 TQFP |_|. 1.05
18.1 LQFP48-7*7 18.2 QFN28-4*4 70.15 #25 DOAQOHagegga ia COUN OT i. a — i= =a —_ im — —_ [ = pS 18 |8 | = a nls i — — |_| = = He ws =o aia Co #13 - = TInt aE ae Eee a spoon nag abs a oO. a.2 04 nh ne sos LQFP 1.5 TQFP |_|. 1.05
P1 · p01_fig011717×914px
CH546L (LQFP-48(7x7)) — CH546 32KB+3KB 2 路 1 组 8 路 8 通道
CH546 32KB+3KB 2 路 1 组 8 路 8 通道
P27 · p27_fig011757×489px
CH546L (LQFP-48(7x7)) — 由Pn_MOD_OC[x]和Pn_DIR_PU[x]组合实现Pn 端口的相关配置，具体如下。
由Pn_MOD_OC[x]和Pn_DIR_PU[x]组合实现Pn 端口的相关配置，具体如下。
P28 · p28_fig011757×1897px
CH546L (LQFP-48(7x7)) — CH547 手册 28 | 0 | 1 | GND | Pn_DIR_PU[x] | Pn[x] | Delay 2 Clock | Pn[x] | OUT | bPn_MOD_OC[x] | 10K | 70K | VCC | VCC | // | AIN[x] | ADC_CHAN[x] VCC Pn[x] | IN | VCC | bPn_MOD_OC[x] | ADC_PIN[x/2] | P5 端口输入输出寄存器(P5)： | 位 名称 访问 描述 复位值 | 7
CH547 手册 28 | 0 | 1 | GND | Pn_DIR_PU[x] | Pn[x] | Delay 2 Clock | Pn[x] | OUT | bPn_MOD_OC[x] | 10K | 70K | VCC | VCC | // | AIN[x] | ADC_CHAN[x] VCC Pn[x] | IN | VCC | bPn_MOD_OC[x] | ADC_PIN[x/2] | P5 端口输入输出寄存器(P5)： | 位 名称 访问 描述 复位值 | 7
P28 · p28_fig01P28
CH546L (LQFP-48(7x7)) — Datasheet Page 28 (p28_fig01)
Datasheet Page 28 (p28_fig01)
P42 · p42_fig011757×798px
CH546L (LQFP-48(7x7)) — UART3 波特率由SBAUD3 设置产生，根据bU3SMOD 的选择分为两种情况： 当bU3SMOD=0 时，SBAUD3 = 256 - Fsys / 32 / 波特率； 当bU3SMOD=1 时，SBAUD3 = 256 - Fsys / 16 / 波特率。 UART3 中断状态寄存器(SIF3)： | 位 名称 访问 描述 复位值 | [7:2] 保留 RO 保留 000000b | 1 bU3TI RW 发送中断标志位，一个数据字节发送完后由硬件置位，需 要软件写1
UART3 波特率由SBAUD3 设置产生，根据bU3SMOD 的选择分为两种情况： 当bU3SMOD=0 时，SBAUD3 = 256 - Fsys / 32 / 波特率； 当bU3SMOD=1 时，SBAUD3 = 256 - Fsys / 16 / 波特率。 UART3 中断状态寄存器(SIF3)： | 位 名称 访问 描述 复位值 | [7:2] 保留 RO 保留 000000b | 1 bU3TI RW 发送中断标志位，一个数据字节发送完后由硬件置位，需 要软件写1
P45 · p45_fig011496×347px
CH546L (LQFP-48(7x7)) — 图14.3.1 SPI 模式0 时序图 模式3：bSn_MST_CLK = 1
图14.3.1 SPI 模式0 时序图 模式3：bSn_MST_CLK = 1
P45 · p45_fig021529×357px
CH546L (LQFP-48(7x7)) — 图14.3.1 SPI 模式0 时序图 模式3：bSn_MST_CLK = 1
图14.3.1 SPI 模式0 时序图 模式3：bSn_MST_CLK = 1

電気仕様 & 部品詳細スペック (CH546L)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:CH546L (LQFP-48(7x7)) は 48 ピンの標準電子部品・コネクタで、パッケージ外形は 7.00 × 7.00 × 1.60 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、USB, UART, SPI, ADC, PWM, RTC/CLK インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
40MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
7.00 × 7.00 × 1.60 mm (A1=0.10 mm)
パッケージ系列: LQFP (LQFP-48(7x7))
ピン数・リードピッチN / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB, UART, SPI, ADC, PWM, RTC/CLK
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル48 ピン自動バス分類
OK
IPC-7351B フットプリント48 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified
IPC-7351B

同系列ファミリー & 同一データシート部品 — CH546 / CH547 (3)

同一データシートを共有するパッケージ違いやバリアントを選択

機械寸法 & ランドパターン (LQFP-48(7x7))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
7.00 × 7.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.60mm · e=0.50mm
パッド寸法 (W × L)Level B
0.30 × 1.25 mm
ピン数 / 総パッド数Topology
48P / 48Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
LQFP-48(7x7)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — CH546L (LQFP-48(7x7))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

CH546L (LQFP-48(7x7)) のピン配置 (Pinout) および電源電圧仕様は？

WCH 製 CH546L (LQFP-48(7x7) パッケージ) は全 48 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (0: マルチプレクスI/O・ペリフェラル端子 0 (General)), 2 (P1.7: マルチプレクスI/O・ペリフェラル端子 P1.7 (General)), 3 (P5.7: マルチプレクスI/O・ペリフェラル端子 P5.7 (General)), 4 (P3.0: マルチプレクスI/O・ペリフェラル端子 P3.0 (General)), 5 (P4.5: マルチプレクスI/O・ペリフェラル端子 P4.5 (General)), 6 (P4.4: マルチプレクスI/O・ペリフェラル端子 P4.4 (General))。

CH546L の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH546L (LQFP-48(7x7)) の本体外形は 7.00 × 7.00 mm、ピッチ e = 0.50 mm、合計 48 パッドで構成されています。

CH546L の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH546L (WCH, LQFP-48(7x7)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (48 ピン) & CH546 / CH547 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
10Digital_IO信号端子 0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: 0。対応バス/インターフェース: General。
2P1.7Digital_IO信号端子 P1.7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1.7。対応バス/インターフェース: General。
3P5.7Digital_IO信号端子 P5.7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P5.7。対応バス/インターフェース: General。
4P3.0Digital_IO信号端子 P3.0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.0。対応バス/インターフェース: General。
5P4.5Digital_IO信号端子 P4.5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4.5。対応バス/インターフェース: General。
6P4.4Digital_IO信号端子 P4.4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4.4。対応バス/インターフェース: General。
7P3.1Digital_IO信号端子 P3.1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.1。対応バス/インターフェース: General。
8P3.2Digital_IO信号端子 P3.2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.2。対応バス/インターフェース: General。
9P3.3Digital_IO信号端子 P3.3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.3。対応バス/インターフェース: General。
10P3.4Digital_IO信号端子 P3.4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.4。対応バス/インターフェース: General。
11P3.5Digital_IO信号端子 P3.5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.5。対応バス/インターフェース: General。
12P3.6Digital_IO信号端子 P3.6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.6。対応バス/インターフェース: General。
13P3.7Digital_IO信号端子 P3.7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.7。対応バス/インターフェース: General。
14P4.3Digital_IO信号端子 P4.3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4.3。対応バス/インターフェース: General。
15P4.2Digital_IO信号端子 P4.2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4.2。対応バス/インターフェース: General。
16P4.6Digital_IO信号端子 P4.6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4.6。対応バス/インターフェース: General。
17XODigital_IO信号端子 XO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XO。対応バス/インターフェース: RTC/CLK。
18GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
19P4.1Digital_IO信号端子 P4.1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4.1。対応バス/インターフェース: General。
20P4.0Digital_IO信号端子 P4.0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4.0。対応バス/インターフェース: General。
21P2.0Digital_IO信号端子 P2.0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2.0。対応バス/インターフェース: General。
22P2.1Digital_IO信号端子 P2.1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2.1。対応バス/インターフェース: General。
23P2.2Digital_IO信号端子 P2.2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2.2。対応バス/インターフェース: General。
24P2.3Digital_IO信号端子 P2.3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2.3。対応バス/インターフェース: General。
25P2.4Digital_IO信号端子 P2.4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2.4。対応バス/インターフェース: General。
26P2.5Digital_IO信号端子 P2.5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2.5。対応バス/インターフェース: General。
27P2.6Digital_IO信号端子 P2.6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2.6。対応バス/インターフェース: General。
28P2.7Digital_IO信号端子 P2.7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2.7。対応バス/インターフェース: General。
29P5.5Digital_IO信号端子 P5.5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P5.5。対応バス/インターフェース: General。
30P5.4Digital_IO信号端子 P5.4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P5.4。対応バス/インターフェース: General。
31P5.1Digital_IO信号端子 P5.1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P5.1。対応バス/インターフェース: General。
32P5.0Digital_IO信号端子 P5.0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P5.0。対応バス/インターフェース: General。
33P0.7Digital_IO信号端子 P0.7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P0.7。対応バス/インターフェース: General。
34P0.6Digital_IO信号端子 P0.6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P0.6。対応バス/インターフェース: General。
35P0.5Digital_IO信号端子 P0.5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P0.5。対応バス/インターフェース: General。
36P0.4Digital_IO信号端子 P0.4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P0.4。対応バス/インターフェース: General。
37P0.3Digital_IO信号端子 P0.3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P0.3。対応バス/インターフェース: General。
38P0.2Digital_IO信号端子 P0.2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P0.2。対応バス/インターフェース: General。
39P0.1Digital_IO信号端子 P0.1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P0.1。対応バス/インターフェース: General。
40P0.0Digital_IO信号端子 P0.0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P0.0。対応バス/インターフェース: General。
41VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
42V33Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (V33、最大定格: 5.5V) です。
43P1.0Digital_IO信号端子 P1.0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1.0。対応バス/インターフェース: General。
44P1.1Digital_IO信号端子 P1.1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1.1。対応バス/インターフェース: General。
45P1.2Digital_IO信号端子 P1.2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1.2。対応バス/インターフェース: General。
46P1.3Digital_IO信号端子 P1.3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1.3。対応バス/インターフェース: General。
47P1.4Digital_IO信号端子 P1.4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1.4。対応バス/インターフェース: General。
48P1.5Digital_IO信号端子 P1.5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1.5。対応バス/インターフェース: General。
探索部品パッケージメーカーアップロード