ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
CH571F (QFN-28-EP(4x4)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH571F

WCHID: C2856288QFN-28-EP(4x4) · 29 Pins · Pitch 0.40mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · CH571F (QFN-28-EP(4x4))1PA11/X32K0/T2PA10/X32KI/T3VDCID4VSW5VDD336PA87RB_PINUSBIE_8RB PIN_ADC899RB_PINADC0IE10RB_PINADC1IE11RB_PINADC12I12RB_PINADC13I13RB_PINXT32KI14RB PIN_ADC2315RB PIN_ADC4529EP28PA12/SCS/PWM27PA13/SCK0/PW26PA14/MOST/TX25PA15/MIS0/RX24PA5/TXD3/AIN23PA4/RXD3/AIN22VICIA21ANT20VINTA19X32MI18X32M017PB22/TMR3/RX16IO18Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.225.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4mm
2. 2D-FOOTPRINT
1234567891011121314151617181920212223242526272829E=4.00mm · Pitch e=0.40mmD=4.00mm-4-3-2-10123443210-1-2-3-4mm
3. 3D-MODELL
Gehäusekörper: 4.00mm × 4.00mm · Raster: 0.40mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (29/29)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1PA11/X32K0/TMR2I/OMultiplex-I/O- & Peripherie-Pin PA11/X32K0/TMR2 (General)
2PA10/X32KI/TMRII/OMultiplex-I/O- & Peripherie-Pin PA10/X32KI/TMRI (General)
3VDCIDI/OMultiplex-I/O- & Peripherie-Pin VDCID (General)
4VSWI/OMultiplex-I/O- & Peripherie-Pin VSW (CAN)
5VDD33PowerVersorgungsspannungseingang (VDD33 — 3.3V / 5.0V Standard Logic)
6PA8I/OMultiplex-I/O- & Peripherie-Pin PA8 (UART, ADC)
7RB_PINUSBIE__I/OMultiplex-I/O- & Peripherie-Pin RB_PINUSBIE__ (USB)
8RB PIN_ADC89IE___I/OMultiplex-I/O- & Peripherie-Pin RB PIN_ADC89IE___ (ADC)
9RB_PINADC0IE__I/OMultiplex-I/O- & Peripherie-Pin RB_PINADC0IE__ (ADC)
10RB_PINADC1IE__I/OMultiplex-I/O- & Peripherie-Pin RB_PINADC1IE__ (ADC)
11RB_PINADC12IE__I/OMultiplex-I/O- & Peripherie-Pin RB_PINADC12IE__ (ADC)
12RB_PINADC13IE__I/OMultiplex-I/O- & Peripherie-Pin RB_PINADC13IE__ (ADC)
13RB_PINXT32KIE__I/OMultiplex-I/O- & Peripherie-Pin RB_PINXT32KIE__ (General)
14RB PIN_ADC23IE___I/OMultiplex-I/O- & Peripherie-Pin RB PIN_ADC23IE___ (ADC)
15RB PIN_ADC45IE___I/OMultiplex-I/O- & Peripherie-Pin RB PIN_ADC45IE___ (ADC)
16IO18I/OGPIO18 / RTC_GPIO18 / U1RXD / ADC2_CH7 / CLK_OUT3
17PB22/TMR3/RXD2I/OMultiplex-I/O- & Peripherie-Pin PB22/TMR3/RXD2 (UART)
18X32M0I/OMultiplex-I/O- & Peripherie-Pin X32M0 (General)
19X32MII/OMultiplex-I/O- & Peripherie-Pin X32MI (General)
20VINTAPowerVersorgungsspannungseingang (VINTA — 3.3V / 5.0V Standard Logic)
21ANTI/OMultiplex-I/O- & Peripherie-Pin ANT (General)
22VICIAI/OMultiplex-I/O- & Peripherie-Pin VICIA (General)
23PA4/RXD3/AINOI/OMultiplex-I/O- & Peripherie-Pin PA4/RXD3/AINO (UART)
24PA5/TXD3/AIN1I/OMultiplex-I/O- & Peripherie-Pin PA5/TXD3/AIN1 (UART, ADC)
25PA15/MIS0/RXD0/AIN5I/OMultiplex-I/O- & Peripherie-Pin PA15/MIS0/RXD0/AIN5 (UART, ADC)
26PA14/MOST/TXD0/AIMI/OMultiplex-I/O- & Peripherie-Pin PA14/MOST/TXD0/AIM (UART)
27PA13/SCK0/PWM5/AIN3I/OMultiplex-I/O- & Peripherie-Pin PA13/SCK0/PWM5/AIN3 (SPI, ADC, PWM)
28PA12/SCS/PWM4/AIN2I/OMultiplex-I/O- & Peripherie-Pin PA12/SCS/PWM4/AIN2 (ADC, PWM)
29EPGNDFreiliegendes Thermal- & Masse-Pad (EP)
PIN 1 PA11/X32K0/TMR2
I/O
Multiplex-I/O- & Peripherie-Pin PA11/X32K0/TMR2 (General)
Designhinweis: Signal terminal PA11/X32K0/TMR2 (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: PA11/X32K0/TMR2. Supported peripheral buses: General.
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 9 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: CH571F (WCH · QFN-28-EP(4x4))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
CH571F (QFN-28-EP(4x4)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
CH571F (QFN-28-EP(4x4)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (29 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
CH571F (QFN-28-EP(4x4)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
CH571F (QFN-28-EP(4x4)) - 4. Gehäuseabmessungen (D×E×A)
QFN-28-EP(4x4) · 4.00×4.00mm · Raster 0.40mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
CH571F (QFN-28-EP(4x4)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (29 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
CH571F (QFN-28-EP(4x4)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (9 Abb. · Seite 1/1)
Zeige 1–9 von 9 unbeschnittenen Originalzeichnungen für CH571 / CH573
P117 · p117_fig01EXAKTES GEHÄUSE
CH571F (QFN-28-EP(4x4)) — QFN28_4X4 4.0+0.1 0.2+0. 05 LJ Ld Ld Ld Ld Ld Ld U U u y UJ u u 3) i #14[(D CT =| Jc > a = | |coq 3 > 2.840. 1 a 2 | Top View loo + > a _| P | -lo Bottom View | jt t = C | =| je => CC #2800 \ | L428 n6- = e-— — — — Fl riri ri Fi Fi rd a a a
QFN28_4X4 4.0+0.1 0.2+0. 05 LJ Ld Ld Ld Ld Ld Ld U U u y UJ u u 3) i #14[(D CT =| Jc > a = | |coq 3 > 2.840. 1 a 2 | Top View loo + > a _| P | -lo Bottom View | jt t = C | =| je => CC #2800 \ | L428 n6- = e-— — — — Fl riri ri Fi Fi rd a a a
P117 · p117_fig02EXAKTES GEHÄUSE
CH571F (QFN-28-EP(4x4)) — QFN28_4X4
QFN28_4X4
P1 · p01_fig01288×164px
CH571F (QFN-28-EP(4x4)) — V1.12 Overview
V1.12 Overview
P3 · p03_fig011696×2615px
CH571F (QFN-28-EP(4x4)) — Figure 1-1 Pinouts of CH573X, CH573F/CH571F, CH571D, CH571K and CH573Q
Figure 1-1 Pinouts of CH573X, CH573F/CH571F, CH571D, CH571K and CH573Q
P3 · p03_fig01P3
CH571F (QFN-28-EP(4x4)) — Datasheet Page 3 (p03_fig01)
Datasheet Page 3 (p03_fig01)
P45 · p45_fig011786×346px
CH571F (QFN-28-EP(4x4)) — Table 7-5 USB USB signal pin Functional configuration GPIO configuration
Table 7-5 USB USB signal pin Functional configuration GPIO configuration
P118 · p118_fig01Alle Gehäuse im PDF
CH571F (QFN-28-EP(4x4)) — LQFP32
LQFP32
P118 · p118_fig02Alle Gehäuse im PDF
CH571F (QFN-28-EP(4x4)) — LQFP32
LQFP32
P93 · p93_fig011344×1019px
CH571F (QFN-28-EP(4x4)) — PACKAGE_DIMENSIONS — CH571R (TSSOP-16)
PACKAGE_DIMENSIONS — CH571R (TSSOP-16)

Elektrische Spezifikationen & Bauteildetails (CH571F)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:CH571F (QFN-28-EP(4x4)) ist ein 28-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 4.00 × 4.00 × 0.85 mm (Pin-Raster e = 0.40 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und Bluetooth / BLE, USB, UART, SPI, ADC, PWM, CAN Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
20MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
4.00 × 4.00 × 0.85 mm (A1=0.03 mm)
Gehäusefamilie: QFN (QFN-28-EP(4x4))
Pinanzahl & RastermaßN / e
28 Pins | Pitch e = 0.40 mm (15.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
Bluetooth / BLE, USB, UART, SPI, ADC, PWM, CAN
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol29 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint29 Pads · Raster 0.40mm
OK
IPC-7525 60% LotpastenfensterEPAD 2.70×2.70mm Gitterteilung
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified
IPC-7351B

Verwandte Bauteile derselben Chipfamilie — CH571 / CH573 (3)

Wählen Sie eine andere Gehäusevariante oder Teilenummer aus demselben Datenblatt

Mechanische Abmessungen & Land Pattern (QFN-28-EP(4x4))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
4.00 × 4.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.85mm · e=0.40mm
Pad-Abmessungen (W × L)Level B
0.28 × 0.80 mm
Pins / Gesamt-PadsTopology
29P / 29Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
QFN-28-EP(4x4)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — CH571F (QFN-28-EP(4x4))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH571F (QFN-28-EP(4x4))?

Das Bauteil CH571F von WCH im QFN-28-EP(4x4)-Gehäuse besitzt 29 Pins mit einem Rastermaß (Pitch) von 0.40 mm. Wichtige Pins: 1 (PA11/X32K0/TMR2: Multiplex-I/O- & Peripherie-Pin PA11/X32K0/TMR2 (General)), 2 (PA10/X32KI/TMRI: Multiplex-I/O- & Peripherie-Pin PA10/X32KI/TMRI (General)), 3 (VDCID: Multiplex-I/O- & Peripherie-Pin VDCID (General)), 4 (VSW: Multiplex-I/O- & Peripherie-Pin VSW (CAN)), 5 (VDD33: Versorgungsspannungseingang (VDD33 — 3.3V / 5.0V Standard Logic)), 6 (PA8: Multiplex-I/O- & Peripherie-Pin PA8 (UART, ADC)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der CH571F?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH571F (QFN-28-EP(4x4)) 4.00 × 4.00 mm bei einem Pitch e = 0.40 mm und 29 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 2.70 × 2.70 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH571F heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH571F (WCH, QFN-28-EP(4x4)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (29 Pins) & CH571 / CH573 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1PA11/X32K0/TMR2Digital_IOSignalanschluss PA11/X32K0/TMR2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA11/X32K0/TMR2. Unterstützte Bus-Schnittstellen: General.
2PA10/X32KI/TMRIDigital_IOSignalanschluss PA10/X32KI/TMRI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA10/X32KI/TMRI. Unterstützte Bus-Schnittstellen: General.
3VDCIDDigital_IOSignalanschluss VDCID (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VDCID. Unterstützte Bus-Schnittstellen: General.
4VSWDigital_IOSignalanschluss VSW (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VSW. Unterstützte Bus-Schnittstellen: CAN.
5VDD33Power_InPositiver Versorgungseingang (VDD33) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
6PA8Digital_IOSignalanschluss PA8 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA8. Unterstützte Bus-Schnittstellen: UART, ADC.
7RB_PINUSBIE__Digital_IOSignalanschluss RB_PINUSBIE__ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RB_PINUSBIE__. Unterstützte Bus-Schnittstellen: USB.
8RB PIN_ADC89IE___AnalogSignalanschluss RB PIN_ADC89IE___ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RB PIN_ADC89IE___. Unterstützte Bus-Schnittstellen: ADC.
9RB_PINADC0IE__AnalogSignalanschluss RB_PINADC0IE__ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RB_PINADC0IE__. Unterstützte Bus-Schnittstellen: ADC.
10RB_PINADC1IE__AnalogSignalanschluss RB_PINADC1IE__ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RB_PINADC1IE__. Unterstützte Bus-Schnittstellen: ADC.
11RB_PINADC12IE__AnalogSignalanschluss RB_PINADC12IE__ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RB_PINADC12IE__. Unterstützte Bus-Schnittstellen: ADC.
12RB_PINADC13IE__AnalogSignalanschluss RB_PINADC13IE__ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RB_PINADC13IE__. Unterstützte Bus-Schnittstellen: ADC.
13RB_PINXT32KIE__Digital_IOSignalanschluss RB_PINXT32KIE__ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RB_PINXT32KIE__. Unterstützte Bus-Schnittstellen: General.
14RB PIN_ADC23IE___AnalogSignalanschluss RB PIN_ADC23IE___ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RB PIN_ADC23IE___. Unterstützte Bus-Schnittstellen: ADC.
15RB PIN_ADC45IE___AnalogSignalanschluss RB PIN_ADC45IE___ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RB PIN_ADC45IE___. Unterstützte Bus-Schnittstellen: ADC.
16IO18Digital_IOGPIO18 / RTC_GPIO18 / U1RXD / ADC2_CH7 / CLK_OUT3
17PB22/TMR3/RXD2Digital_IOSignalanschluss PB22/TMR3/RXD2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB22/TMR3/RXD2. Unterstützte Bus-Schnittstellen: UART.
18X32M0Digital_IOSignalanschluss X32M0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: X32M0. Unterstützte Bus-Schnittstellen: General.
19X32MIDigital_IOSignalanschluss X32MI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: X32MI. Unterstützte Bus-Schnittstellen: General.
20VINTAPower_InPositiver Versorgungseingang (VINTA) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
21ANTRF_50OhmSignalanschluss ANT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: ANT. Unterstützte Bus-Schnittstellen: General.
22VICIADigital_IOSignalanschluss VICIA (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VICIA. Unterstützte Bus-Schnittstellen: General.
23PA4/RXD3/AINODigital_IOSignalanschluss PA4/RXD3/AINO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA4/RXD3/AINO. Unterstützte Bus-Schnittstellen: UART.
24PA5/TXD3/AIN1Digital_IOSignalanschluss PA5/TXD3/AIN1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA5/TXD3/AIN1. Unterstützte Bus-Schnittstellen: UART, ADC.
25PA15/MIS0/RXD0/AIN5Digital_IOSignalanschluss PA15/MIS0/RXD0/AIN5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA15/MIS0/RXD0/AIN5. Unterstützte Bus-Schnittstellen: UART, ADC.
26PA14/MOST/TXD0/AIMDigital_IOSignalanschluss PA14/MOST/TXD0/AIM (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA14/MOST/TXD0/AIM. Unterstützte Bus-Schnittstellen: UART.
27PA13/SCK0/PWM5/AIN3Digital_IOSignalanschluss PA13/SCK0/PWM5/AIN3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SPI. Unterstützte Bus-Schnittstellen: SPI, ADC, PWM.
28PA12/SCS/PWM4/AIN2AnalogSignalanschluss PA12/SCS/PWM4/AIN2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA12/SCS/PWM4/AIN2. Unterstützte Bus-Schnittstellen: ADC, PWM.
29EPGNDFreiliegendes Boden-Wärmeleitpad (EP) zur primären Wärmeableitung in die Leiterplatte sowie als niederinduktiver 0V-Masserückleiter.
EntdeckenBauteileGehäuseHerstellerUpload