TSSOP-16 · 16P
Sơ đồ Chân Đồng bộ Symbol/2D/3D (29/29)
Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D| Chân | Ký hiệu | Loại | Chức năng (VI) |
|---|---|---|---|
| 1 | PA11/X32K0/TMR2 | I/O | Chân Đa năng Vào/Ra & Ngoại vi PA11/X32K0/TMR2 (General) |
| 2 | PA10/X32KI/TMRI | I/O | Chân Đa năng Vào/Ra & Ngoại vi PA10/X32KI/TMRI (General) |
| 3 | VDCID | I/O | Chân Đa năng Vào/Ra & Ngoại vi VDCID (General) |
| 4 | VSW | I/O | Chân Đa năng Vào/Ra & Ngoại vi VSW (CAN) |
| 5 | VDD33 | Power | Chân cấp nguồn dương (VDD33 — 3.3V / 5.0V Standard Logic) |
| 6 | PA8 | I/O | Chân Đa năng Vào/Ra & Ngoại vi PA8 (UART, ADC) |
| 7 | RB_PINUSBIE__ | I/O | Chân Đa năng Vào/Ra & Ngoại vi RB_PINUSBIE__ (USB) |
| 8 | RB PIN_ADC89IE___ | I/O | Chân Đa năng Vào/Ra & Ngoại vi RB PIN_ADC89IE___ (ADC) |
| 9 | RB_PINADC0IE__ | I/O | Chân Đa năng Vào/Ra & Ngoại vi RB_PINADC0IE__ (ADC) |
| 10 | RB_PINADC1IE__ | I/O | Chân Đa năng Vào/Ra & Ngoại vi RB_PINADC1IE__ (ADC) |
| 11 | RB_PINADC12IE__ | I/O | Chân Đa năng Vào/Ra & Ngoại vi RB_PINADC12IE__ (ADC) |
| 12 | RB_PINADC13IE__ | I/O | Chân Đa năng Vào/Ra & Ngoại vi RB_PINADC13IE__ (ADC) |
| 13 | RB_PINXT32KIE__ | I/O | Chân Đa năng Vào/Ra & Ngoại vi RB_PINXT32KIE__ (General) |
| 14 | RB PIN_ADC23IE___ | I/O | Chân Đa năng Vào/Ra & Ngoại vi RB PIN_ADC23IE___ (ADC) |
| 15 | RB PIN_ADC45IE___ | I/O | Chân Đa năng Vào/Ra & Ngoại vi RB PIN_ADC45IE___ (ADC) |
| 16 | IO18 | I/O | Chân Đa năng GPIO18 / RTC_GPIO18 / U1RXD / ADC2_CH7 / CLK_OUT3 |
| 17 | PB22/TMR3/RXD2 | I/O | Chân Đa năng Vào/Ra & Ngoại vi PB22/TMR3/RXD2 (UART) |
| 18 | X32M0 | I/O | Chân Đa năng Vào/Ra & Ngoại vi X32M0 (General) |
| 19 | X32MI | I/O | Chân Đa năng Vào/Ra & Ngoại vi X32MI (General) |
| 20 | VINTA | Power | Chân cấp nguồn dương (VINTA — 3.3V / 5.0V Standard Logic) |
| 21 | ANT | I/O | Chân Đa năng Vào/Ra & Ngoại vi ANT (General) |
| 22 | VICIA | I/O | Chân Đa năng Vào/Ra & Ngoại vi VICIA (General) |
| 23 | PA4/RXD3/AINO | I/O | Chân Đa năng Vào/Ra & Ngoại vi PA4/RXD3/AINO (UART) |
| 24 | PA5/TXD3/AIN1 | I/O | Chân Đa năng Vào/Ra & Ngoại vi PA5/TXD3/AIN1 (UART, ADC) |
| 25 | PA15/MIS0/RXD0/AIN5 | I/O | Chân Đa năng Vào/Ra & Ngoại vi PA15/MIS0/RXD0/AIN5 (UART, ADC) |
| 26 | PA14/MOST/TXD0/AIM | I/O | Chân Đa năng Vào/Ra & Ngoại vi PA14/MOST/TXD0/AIM (UART) |
| 27 | PA13/SCK0/PWM5/AIN3 | I/O | Chân Đa năng Vào/Ra & Ngoại vi PA13/SCK0/PWM5/AIN3 (SPI, ADC, PWM) |
| 28 | PA12/SCS/PWM4/AIN2 | I/O | Chân Đa năng Vào/Ra & Ngoại vi PA12/SCS/PWM4/AIN2 (ADC, PWM) |
| 29 | EP | GND | Đế Tản nhiệt & Mass Trung tâm (EP) |
PIN 1 PA11/X32K0/TMR2
I/OChân Đa năng Vào/Ra & Ngoại vi PA11/X32K0/TMR2 (General)
Lưu ý thiết kế: Signal terminal PA11/X32K0/TMR2 (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: PA11/X32K0/TMR2. Supported peripheral buses: General.
Tinh chỉnh Mật độ Hàn IPC-7351B & Span C/G/Z
Trình Xem PDF Datasheet Trực Tiếp & Bản vẽ Kỹ thuật (6 Bản vẽ Chuẩn + 9 Hình Trích xuất)
Đọc trực tiếp tài liệu PDF Datasheet gốc ngay trên trang hoặc nhấn vào từng bản vẽ để phóng to toàn màn hình1. Ảnh 3D Thân Vỏ Thực tếREPRESENTATIVE
Mô hình khối 3D chi tiếtPhóng to ›
2. Sơ đồ Chân Chuẩn (Top View)CLEANROOM PINOUT
Đúng kiểu vỏ chuẩn (29 chân)Phóng to ›
3. Sơ đồ Chân PDF Gốc (Nguyên bản)PDF PINOUT
Bản vẽ Pinout Datasheet không cắt nhỏPhóng to ›
4. Bản vẽ Kích thước Vỏ (D×E×A)PACKAGE DIMENSIONS
QFN-28-EP(4x4) · 4.00×4.00mm · Pitch 0.40mmPhóng to ›
5. Bản vẽ Footprint Khuyến nghịLAND PATTERN
IPC-7351B Land Pattern (29 Pads)Phóng to ›
6. Mạch Nguyên lý Ứng dụngSCHEMATIC
Typical Application SchematicPhóng to ›
Thư viện Sơ đồ Chân & Bản vẽ Kỹ thuật Nguyên bản từ PDF Datasheet (9 hình · Trang 1/1)
Hiển thị hình 1–9 trên 9 hình nguyên bản (không cắt nhỏ mất chân) của dòng chip CH571 / CH573
P117 · p117_fig01ĐÚNG KIỂU VỎ
P117 · p117_fig02ĐÚNG KIỂU VỎ
P1 · p01_fig01288×164px
P3 · p03_fig011696×2615px
P3 · p03_fig01P3
P45 · p45_fig011786×346px
P118 · p118_fig01Tất cả Kiểu vỏ trong PDF
P118 · p118_fig02Tất cả Kiểu vỏ trong PDF
P93 · p93_fig011344×1019px
Thông số Kỹ thuật & Chi tiết Linh kiện (CH571F)
Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet (VI)Mô tả chi tiết:CH571F (QFN-28-EP(4x4)) là linh kiện điện tử & kết nối tiêu chuẩn 29 chân, kích thước bao hình cơ khí 4.00 × 4.00 × 0.85 mm (bước chân e = 0.40 mm). Hoạt động trong dải điện áp 1.8V ~ 5.5V (Theo Datasheet), dải nhiệt độ -40°C ~ +85°C (Industrial Grade), tích hợp giao thức Bluetooth / BLE, USB, UART, SPI, ADC, PWM, CAN.
Điện áp nguồn hoạt độngV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
Cần tụ lọc Ceramic X7R 100nF + 10µF sát chân nguồn
Dải nhiệt độ làm việcT_A
-40°C ~ +85°C (Industrial Grade)
Chuẩn công nghiệp; T_J(max) = +125°C
Xung nhịp / Tần số hoạt độngf_CLK / f_RF
20MHz
Trích xuất từ bảng thông số PDF gốc
Dòng điện & Công suất định mứcI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Tuân thủ giới hạn dòng từng chân
Kích thước Vỏ đóng gói (D × E × A)D × E × A
4.00 × 4.00 × 0.85 mm (A1=0.03 mm)
Họ đóng gói: QFN (QFN-28-EP(4x4))
Số lượng chân & Bước chânN / e
28 Pins | Pitch e = 0.40 mm (15.7 mil)
Chuẩn hóa tọa độ Tâm-Tâm (Span C) theo IPC-7351B
Giao thức Ngoại vi Tích hợpBuses
Bluetooth / BLE, USB, UART, SPI, ADC, PWM, CAN
Đồng bộ tự động với Sơ đồ chân & Ký hiệu nguyên lý
Tiêu chuẩn Hàn & Chống ẩmIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% kem hàn cửa sổ (Windowed Stencil) cho EPAD
Cảnh báo an toàn kỹ thuật: Kiểm tra kỹ vị trí chấm Pin 1 (vát góc 45°) trên Silkscreen trước khi đưa vào lò hàn Reflow.
Cảnh báo an toàn kỹ thuật: Đảm bảo vía tản nhiệt (Thermal Vias Ø0.3mm) nối thẳng xuống lớp GND Plane để hạ trở nhiệt RθJA.
Kiểm định 5 Chuẩn
Đánh giá tự động trước khi xuất fileIEEE-315 Symbol29 chân phân nhóm tự động
IPC-7351B Land Pattern29 pads · Pitch 0.40mm
IPC-7525 Kem hàn 60%EPAD 2.70×2.70mm chia cửa sổ
DFM JLCPCB / PCBWayKhe hở Pad min: 0.25mm
3D STEP AP214 & GLBKhớp gốc tọa độ (0,0,0)
Xác nhận Mạch Thật & Đánh giá Kỹ thuật
Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet5.00 PCB Verified
IPC-7351B
Chọn mã biến thể hoặc phiên bản đóng gói khác trong cùng DatasheetCác Biến thể Cùng Họ Chip & Datasheet — CH571 / CH573 (3)
QFN-28-EP(4x4) · 29P
QFN-28-EP(4x4) · 29P
Kích thước Cơ khí & Land Pattern (QFN-28-EP(4x4))
Trích xuất từ Datasheet & chuẩn hóa IPC-7351BThân vỏ (D × E)Nominal
4.00 × 4.00 mm
Chiều cao (A) & Pitch (e)IPC-7351B
A=0.85mm · e=0.40mm
Kích thước Pad (W × L)Level B
0.28 × 0.80 mm
Số chân / Tổng số PadTopology
29P / 29Pad (QUAD_ROW)
BOM Ngoại vi Khuyến nghị & Mã IC Tương đương (Drop-in)
Linh kiện thụ động đi kèm theo sơ đồ nguyên lý tiêu chuẩn và các mã thay thế tương thích chân 1:1| Ký hiệu / Mã thay thế | Giá trị / Kiểu vỏ | Vai trò & Quy tắc Bố trí PCB (Layout Rule) |
|---|---|---|
| N/A BOM | Theo mạch ứng dụng QFN-28-EP(4x4) | Đảm bảo bề rộng đường mạch phù hợp dòng định mức và tuân thủ khoảng cách cách điện IPC-2221. |
Câu hỏi Kỹ thuật Thường gặp (FAQ) — CH571F (QFN-28-EP(4x4))
Giải đáp nhanh về sơ đồ chân Pinout, kích thước Land Pattern IPC-7351B và định dạng tệp CADSơ đồ chân (Pinout) và thông số điện áp của CH571F (QFN-28-EP(4x4)) như thế nào?
Linh kiện CH571F do WCH sản xuất đóng gói kiểu QFN-28-EP(4x4) gồm 29 chân với bước chân (pitch) 0.40 mm. Các chân tiêu biểu gồm: 1 (PA11/X32K0/TMR2: Chân Đa năng Vào/Ra & Ngoại vi PA11/X32K0/TMR2 (General)), 2 (PA10/X32KI/TMRI: Chân Đa năng Vào/Ra & Ngoại vi PA10/X32KI/TMRI (General)), 3 (VDCID: Chân Đa năng Vào/Ra & Ngoại vi VDCID (General)), 4 (VSW: Chân Đa năng Vào/Ra & Ngoại vi VSW (CAN)), 5 (VDD33: Chân cấp nguồn dương (VDD33 — 3.3V / 5.0V Standard Logic)), 6 (PA8: Chân Đa năng Vào/Ra & Ngoại vi PA8 (UART, ADC)).
Kích thước Footprint chuẩn IPC-7351B của CH571F là bao nhiêu?
Theo bản vẽ cơ khí Datasheet và chuẩn hóa toán học IPC-7351B (Density Level B Nominal), thân vỏ CH571F (QFN-28-EP(4x4)) có kích thước danh định 4.00 × 4.00 mm, bước chân e = 0.40 mm, tổng số 29 pad đồng kèm pad tản nhiệt trung tâm (EPAD) 2.70 × 2.70 mm chia lưới kem hàn 60% theo IPC-7525.
Tải thư viện KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) và mô hình 3D STEP cho CH571F ở đâu?
Bạn có thể tải trực tiếp và miễn phí (giấy phép mở CERN-OHL-P-2.0) toàn bộ gói thư viện CAD đã hậu kiểm của CH571F (WCH, QFN-28-EP(4x4)) ngay trên trang này, bao gồm: KiCad 8 Footprint (.kicad_mod), KiCad Schematic Symbol (.kicad_sym), Autodesk Fusion 360 / Eagle (.lbr), và mô hình 3D MCAD (.STEP AP214 & WebGL .GLB).
Phụ lục Tra cứu Tĩnh: Bảng Pinout (29 chân) & Liên kết Biến thể Họ CH571 / CH573Mở rộng bảng tĩnh
| Số Chân (Pin #) | Tên Tín hiệu (Signal Name) | Loại Điện học (Type) | Mô tả Chức năng & Lưu ý Thiết kế Mạch |
|---|---|---|---|
| 1 | PA11/X32K0/TMR2 | Digital_IO | Chân tín hiệu PA11/X32K0/TMR2 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): PA11/X32K0/TMR2. Giao thức hỗ trợ: General. |
| 2 | PA10/X32KI/TMRI | Digital_IO | Chân tín hiệu PA10/X32KI/TMRI (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): PA10/X32KI/TMRI. Giao thức hỗ trợ: General. |
| 3 | VDCID | Digital_IO | Chân tín hiệu VDCID (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VDCID. Giao thức hỗ trợ: General. |
| 4 | VSW | Digital_IO | Chân tín hiệu VSW (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VSW. Giao thức hỗ trợ: CAN. |
| 5 | VDD33 | Power_In | Chân cấp nguồn dương (VDD33) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V). |
| 6 | PA8 | Digital_IO | Chân tín hiệu PA8 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): PA8. Giao thức hỗ trợ: UART, ADC. |
| 7 | RB_PINUSBIE__ | Digital_IO | Chân tín hiệu RB_PINUSBIE__ (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): RB_PINUSBIE__. Giao thức hỗ trợ: USB. |
| 8 | RB PIN_ADC89IE___ | Analog | Chân tín hiệu RB PIN_ADC89IE___ (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): RB PIN_ADC89IE___. Giao thức hỗ trợ: ADC. |
| 9 | RB_PINADC0IE__ | Analog | Chân tín hiệu RB_PINADC0IE__ (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): RB_PINADC0IE__. Giao thức hỗ trợ: ADC. |
| 10 | RB_PINADC1IE__ | Analog | Chân tín hiệu RB_PINADC1IE__ (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): RB_PINADC1IE__. Giao thức hỗ trợ: ADC. |
| 11 | RB_PINADC12IE__ | Analog | Chân tín hiệu RB_PINADC12IE__ (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): RB_PINADC12IE__. Giao thức hỗ trợ: ADC. |
| 12 | RB_PINADC13IE__ | Analog | Chân tín hiệu RB_PINADC13IE__ (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): RB_PINADC13IE__. Giao thức hỗ trợ: ADC. |
| 13 | RB_PINXT32KIE__ | Digital_IO | Chân tín hiệu RB_PINXT32KIE__ (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): RB_PINXT32KIE__. Giao thức hỗ trợ: General. |
| 14 | RB PIN_ADC23IE___ | Analog | Chân tín hiệu RB PIN_ADC23IE___ (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): RB PIN_ADC23IE___. Giao thức hỗ trợ: ADC. |
| 15 | RB PIN_ADC45IE___ | Analog | Chân tín hiệu RB PIN_ADC45IE___ (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): RB PIN_ADC45IE___. Giao thức hỗ trợ: ADC. |
| 16 | IO18 | Digital_IO | Chân Đa năng GPIO18 / RTC_GPIO18 / U1RXD / ADC2_CH7 / CLK_OUT3 |
| 17 | PB22/TMR3/RXD2 | Digital_IO | Chân tín hiệu PB22/TMR3/RXD2 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): PB22/TMR3/RXD2. Giao thức hỗ trợ: UART. |
| 18 | X32M0 | Digital_IO | Chân tín hiệu X32M0 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): X32M0. Giao thức hỗ trợ: General. |
| 19 | X32MI | Digital_IO | Chân tín hiệu X32MI (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): X32MI. Giao thức hỗ trợ: General. |
| 20 | VINTA | Power_In | Chân cấp nguồn dương (VINTA) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V). |
| 21 | ANT | RF_50Ohm | Chân tín hiệu ANT (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): ANT. Giao thức hỗ trợ: General. |
| 22 | VICIA | Digital_IO | Chân tín hiệu VICIA (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VICIA. Giao thức hỗ trợ: General. |
| 23 | PA4/RXD3/AINO | Digital_IO | Chân tín hiệu PA4/RXD3/AINO (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): PA4/RXD3/AINO. Giao thức hỗ trợ: UART. |
| 24 | PA5/TXD3/AIN1 | Digital_IO | Chân tín hiệu PA5/TXD3/AIN1 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): PA5/TXD3/AIN1. Giao thức hỗ trợ: UART, ADC. |
| 25 | PA15/MIS0/RXD0/AIN5 | Digital_IO | Chân tín hiệu PA15/MIS0/RXD0/AIN5 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): PA15/MIS0/RXD0/AIN5. Giao thức hỗ trợ: UART, ADC. |
| 26 | PA14/MOST/TXD0/AIM | Digital_IO | Chân tín hiệu PA14/MOST/TXD0/AIM (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): PA14/MOST/TXD0/AIM. Giao thức hỗ trợ: UART. |
| 27 | PA13/SCK0/PWM5/AIN3 | Digital_IO | Chân tín hiệu PA13/SCK0/PWM5/AIN3 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): SPI. Giao thức hỗ trợ: SPI, ADC, PWM. |
| 28 | PA12/SCS/PWM4/AIN2 | Analog | Chân tín hiệu PA12/SCS/PWM4/AIN2 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): PA12/SCS/PWM4/AIN2. Giao thức hỗ trợ: ADC, PWM. |
| 29 | EP | GND | Đế đồng lộ thiên dưới bụng IC (EP) đóng vai trò thoát nhiệt chính từ khuôn silicon xuống bảng mạch và làm điểm tham chiếu Mass (0V) nhiễu thấp. |