![CH571R (TSSOP-16) — 位 名称 访问 描述 复位值 [7：0] R8_SPI0_FIFO_COUNT RW 当前FIFO 中字节计数。 00h SPI 收发FIFO 计数寄存器(R8_SPI0_FIFO_COUNT1) | 位 名称 访问 描述 复位值 | [7：0] R8_SPI0_FIFO_COUNT1 RW 当前FIFO 中字节计数。 同R8_SPI0_FIFO_COUNT。 00h | SPI 收发数据总长度寄存器(R16_SPI0_TOTAL_CNT) | 位 名称 访问 描述 复位值](/api/v1/assets/C39831291/extracted/figures/p63_fig01.png)
Mechanische Abmessungen & Land Pattern (TSSOP-16)
Aus dem Datenblatt extrahiert & nach IPC-7351B normiertEmpfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)
Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen| Bauteilbezeichner / Ersatz-MPN | Wert / Gehäuse | Funktion & PCB-Layout-Regel |
|---|---|---|
| N/A BOM | Gemäß Applikationsschaltung TSSOP-16 | Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten. |
Häufig gestellte technische Fragen (FAQ) — CH571R (TSSOP-16)
Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-ExportformatenWie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH571R (TSSOP-16)?
Das Bauteil CH571R von WCH im TSSOP-16-Gehäuse besitzt 16 Pins mit einem Rastermaß (Pitch) von 0.65 mm. Wichtige Pins: 1 (PA15/MISO/RXD0_/AIN5: Multiplex-I/O- & Peripherie-Pin PA15/MISO/RXD0_/AIN5 (UART, SPI, ADC)), 2 (PA14/MOSI/TXD0_/AIN4: Multiplex-I/O- & Peripherie-Pin PA14/MOSI/TXD0_/AIN4 (UART, SPI, ADC)), 3 (PA13/SCK0/AIN3: Multiplex-I/O- & Peripherie-Pin PA13/SCK0/AIN3 (SPI, ADC)), 4 (PA12/SCS/AIN2: Multiplex-I/O- & Peripherie-Pin PA12/SCS/AIN2 (ADC)), 5 (VIO33/VDD33: Versorgungsspannungseingang (VIO33/VDD33 — 3.3V / 5.0V Standard Logic)), 6 (PA8/RXD1: Multiplex-I/O- & Peripherie-Pin PA8/RXD1 (UART)).
Welche IPC-7351B Land-Pattern-Abmessungen hat der CH571R?
Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH571R (TSSOP-16) 4.40 × 5.00 mm bei einem Pitch e = 0.65 mm und 16 Kupfer-Pads.
Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH571R heruntergeladen werden?
Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH571R (WCH, TSSOP-16) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.
Statischer Referenzanhang: Pinbelegungstabelle (16 Pins) & CH571 / CH573 VariantenStatische Tabelle aufklappen
| Pin-Nr. | Signalname | Elektrischer Typ | Funktionsbeschreibung & Schaltungshinweise |
|---|---|---|---|
| 1 | PA15/MISO/RXD0_/AIN5 | Digital_IO | Signalanschluss PA15/MISO/RXD0_/AIN5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA15/MISO/RXD0_/AIN5. Unterstützte Bus-Schnittstellen: UART, SPI, ADC. |
| 2 | PA14/MOSI/TXD0_/AIN4 | Digital_IO | Signalanschluss PA14/MOSI/TXD0_/AIN4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA14/MOSI/TXD0_/AIN4. Unterstützte Bus-Schnittstellen: UART, SPI, ADC. |
| 3 | PA13/SCK0/AIN3 | Digital_IO | Signalanschluss PA13/SCK0/AIN3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA13/SCK0/AIN3. Unterstützte Bus-Schnittstellen: SPI, ADC. |
| 4 | PA12/SCS/AIN2 | Analog | Signalanschluss PA12/SCS/AIN2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA12/SCS/AIN2. Unterstützte Bus-Schnittstellen: ADC. |
| 5 | VIO33/VDD33 | Power_In | Positiver Versorgungseingang (VIO33/VDD33) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 6 | PA8/RXD1 | Digital_IO | Signalanschluss PA8/RXD1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA8/RXD1. Unterstützte Bus-Schnittstellen: UART. |
| 7 | PA9/TMR0/TXD1 | Digital_IO | Signalanschluss PA9/TMR0/TXD1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA9/TMR0/TXD1. Unterstützte Bus-Schnittstellen: UART. |
| 8 | PB11/UD+/TMR2_ | Digital_IO | Signalanschluss PB11/UD+/TMR2_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB11/UD+/TMR2_. Unterstützte Bus-Schnittstellen: USB. |
| 9 | PB10/UD-/TMR1_ | Digital_IO | Signalanschluss PB10/UD-/TMR1_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB10/UD-/TMR1_. Unterstützte Bus-Schnittstellen: USB. |
| 10 | PB23/RST#/TMR0_ | Digital_IO | Signalanschluss PB23/RST#/TMR0_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB23/RST#/TMR0_. Unterstützte Bus-Schnittstellen: General. |
| 11 | PB22/TMR3 | Digital_IO | Signalanschluss PB22/TMR3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB22/TMR3. Unterstützte Bus-Schnittstellen: General. |
| 12 | X32MO | Digital_IO | Signalanschluss X32MO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: X32MO. Unterstützte Bus-Schnittstellen: General. |
| 13 | X32MI | Digital_IO | Signalanschluss X32MI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: X32MI. Unterstützte Bus-Schnittstellen: General. |
| 14 | VINTA | Power_In | Positiver Versorgungseingang (VINTA) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 15 | GND | GND | Elektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke. |
| 16 | ANT | RF_50Ohm | Signalanschluss ANT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: ANT. Unterstützte Bus-Schnittstellen: General. |