ChipDocs.org
⌘K
2284 器件上传PDF
CH342F (QFN-24-EP(4x4)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH342F

WCHID: C2841530QFN-24-EP(4x4) · 25 引脚 · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同步交叉探测模式 (CROSS-PROBE)点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
1. 原理图符号
U1 · CH342F (QFN-24-EP(4x4))1RI02GND3UD+4UD -5VIO6V37VDD58VBUS9RST10CTS111RTS112RXD113TXD125EP24DCD023DTR022DSR021TXD020GND19RTS018CTS017RI116DCD115DTR114DSR1Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.222.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9mm
2. 2D封装焊盘
12345678910111213141516171819202122232425E=4.00mm · Pitch e=0.50mmD=4.00mm-4-3-2-10123443210-1-2-3-4mm
3. 3D实体模型
封装外形: 4.00mm × 4.00mm · 间距 Pitch: 0.50mm · 标尺网格步距: 1.00mm实时同步 <100ms

引脚定义三维联动 (Symbol / 2D / 3D) (25/25)

点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
引脚符号类型功能说明 (ZH)
1RI0I/O多功能复用 I/O 与外设引脚 RI0 (General)
2GNDGND电源参考地引脚 (GND)
3UD+I/O多功能复用 I/O 与外设引脚 UD+ (USB)
4UD -I/O多功能复用 I/O 与外设引脚 UD - (General)
5VIOI/O多功能复用 I/O 与外设引脚 VIO (General)
6V3Power稳压电源输出端 (V3 — 3.3V / 5.0V Standard Logic)
7VDD5Power正电源供电引脚 (VDD5 — 3.3V / 5.0V Standard Logic)
8VBUSPower正电源供电引脚 (VBUS — 3.3V / 5.0V Standard Logic)
9RSTI/O多功能复用 I/O 与外设引脚 RST (General)
10CTS1I/O多功能复用 I/O 与外设引脚 CTS1 (UART)
11RTS1I/O多功能复用 I/O 与外设引脚 RTS1 (UART)
12RXD1I/O多功能复用 I/O 与外设引脚 RXD1 (UART)
13TXD1I/O多功能复用 I/O 与外设引脚 TXD1 (UART)
14DSR1I/O多功能复用 I/O 与外设引脚 DSR1 (UART)
15DTR1I/O多功能复用 I/O 与外设引脚 DTR1 (UART)
16DCD1I/O多功能复用 I/O 与外设引脚 DCD1 (General)
17RI1I/O多功能复用 I/O 与外设引脚 RI1 (General)
18CTS0I/O多功能复用 I/O 与外设引脚 CTS0 (UART)
19RTS0I/O多功能复用 I/O 与外设引脚 RTS0 (UART)
20GNDGND电源参考地引脚 (GND)
21TXD0I/O多功能复用 I/O 与外设引脚 TXD0 (UART)
22DSR0I/O多功能复用 I/O 与外设引脚 DSR0 (UART)
23DTR0I/O多功能复用 I/O 与外设引脚 DTR0 (UART)
24DCD0I/O多功能复用 I/O 与外设引脚 DCD0 (General)
25EPGND底部裸露散热焊盘与接地端 (EP)
PIN 1 RI0
I/O
多功能复用 I/O 与外设引脚 RI0 (General)
PCB布线建议: Signal terminal RI0 (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: RI0. Supported peripheral buses: General.
IPC-7351B 焊接密度与跨距 C/G/Z 调整

规格书PDF在线浏览与工程图画廊 (6 标准工程图 + 8 提取细节图)

直接在页面内查阅原厂PDF文档，或点击图纸全屏放大查看细节
在新窗口打开PDF ↗阅读规格书PDF (.pdf)
PDF VIEWER原厂官方芯片数据手册: CH342F (WCH · QFN-24-EP(4x4))
可在下方嵌入阅读器中直接滚动翻页、Ctrl+F 搜索关键词或全屏放大
1. 3D真实封装照片级模型REPRESENTATIVE
CH342F (QFN-24-EP(4x4)) - 1. 3D真实封装照片级模型
高精度实体渲染放大 ›
2. 标准引脚分布图 (Top View)CLEANROOM PINOUT
CH342F (QFN-24-EP(4x4)) - 2. 标准引脚分布图 (Top View)
准确封装引脚分布 (25 引脚)放大 ›
3. 原厂规格书引脚图PDF PINOUT
CH342F (QFN-24-EP(4x4)) - 3. 原厂规格书引脚图
无损原始引脚图放大 ›
4. 封装机械外形图 (D×E×A)PACKAGE DIMENSIONS
CH342F (QFN-24-EP(4x4)) - 4. 封装机械外形图 (D×E×A)
QFN-24-EP(4x4) · 4.00×4.00mm · 节距 0.50mm放大 ›
5. 推荐PCB焊盘图LAND PATTERN
CH342F (QFN-24-EP(4x4)) - 5. 推荐PCB焊盘图
IPC-7351B 焊盘 (25 Pads)放大 ›
6. 典型应用原理图SCHEMATIC
CH342F (QFN-24-EP(4x4)) - 6. 典型应用原理图
Typical Application Schematic放大 ›
Datasheet 原始引脚图与技术图纸库 (8 张图纸 · 第 1/1 页)
显示第 1–8 张，共 8 张完整原图 (来自 CH342 系列)
P2 · p02_fig01精确匹配封装
CH342F (QFN-24-EP(4x4)) — Package Width of Plastic Pitch of Pin Instruction of Package Ordering Information
Package Width of Plastic Pitch of Pin Instruction of Package Ordering Information
P1 · p01_fig011618×506px
CH342F (QFN-24-EP(4x4)) — 2. Features
2. Features
P2 · p02_fig01P2
CH342F (QFN-24-EP(4x4)) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P9 · p09_fig01809×985px
CH342F (QFN-24-EP(4x4)) — CH342 Datasheet 9
CH342 Datasheet 9
P10 · p10_fig01899×663px
CH342F (QFN-24-EP(4x4)) — CH342 Datasheet 10
CH342 Datasheet 10
P10 · p10_fig021094×261px
CH342F (QFN-24-EP(4x4)) — 7.3. USB to dual RS485 UART (Figure below)
7.3. USB to dual RS485 UART (Figure below)
P10 · p10_fig03586×608px
CH342F (QFN-24-EP(4x4)) — vou RADE THD VDD THDA Pray GND —RIS8 4 Boot 22 U6 NCU REDL vou THD Tabd RED VDD RTSi ae aria _ #tet SFIO GND — GTR aria tt Ur NCuUZ
vou RADE THD VDD THDA Pray GND —RIS8 4 Boot 22 U6 NCU REDL vou THD Tabd RED VDD RTSi ae aria _ #tet SFIO GND — GTR aria tt Ur NCuUZ
P10 · p10_fig01P10
CH342F (QFN-24-EP(4x4)) — Datasheet Page 10 (p10_fig01)
Datasheet Page 10 (p10_fig01)

电气参数与元器件规格详情 (CH342F)

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口 (ZH)
标准电子与连接器元件
详细概述:CH342F (QFN-24-EP(4x4)) 是一款 24 引脚的标准电子与连接器元件，机械封装尺寸为 4.00 × 4.00 × 1.00 mm（引脚间距 e = 0.50 mm）。工作电压范围 1.8V ~ 5.5V (Theo Datasheet)，工作温度 -40°C ~ +85°C (Industrial Grade)，内置 USB, UART 通信接口。
工作电源电压范围V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
请在电源引脚 2mm 内布置 100nF + 10µF X7R 去耦电容
工作环境温度范围T_A
-40°C ~ +85°C (Industrial Grade)
工业级温度规范；最高结温 T_J(max) = +125°C
时钟与射频工作频率f_CLK / f_RF
DC / Broadband Passive
源自数据手册电气参数表
额定电流与功耗参数I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
请严格遵守单引脚最大电流限制
机械封装外廓尺寸D × E × A
4.00 × 4.00 × 1.00 mm (A1=0.03 mm)
封装类型：QFN (QFN-24-EP(4x4))
引脚总数与中心间距N / e
24 Pins | Pitch e = 0.50 mm (19.7 mil)
基于 IPC-7351B 中心距 C 数学归一化
内置外设与总线接口Buses
USB, UART
与原理图符号、2D 焊盘及 3D 模型四向同步
回流焊与潮敏等级规范IPC / MSL
IPC-7351B Level B | J-STD-020 (峰值 260°C) | MSL-3
底部散热焊盘采用 60% 网格钢网开窗防气泡
工程安全警示: SMT 贴片前请核对丝印层第 1 引脚斜角标识。
工程安全警示: 底部散热焊盘需通过 Ø0.3mm 散热过孔阵列连接至内层完整 GND 铜皮。

5项工业标准验证

导出文件前自动执行几何与电气校验
5/5 全部通过
IEEE-315 原理图符号25 个引脚自动按总线分组
OK
IPC-7351B 封装焊盘25 个焊盘 · 节距 0.50mm
OK
IPC-7525 60% 钢网开窗EPAD 2.56×2.56mm 网格开窗
OK
DFM 可制造性规则 (JLCPCB / PCBWay)焊盘最小间距: 0.25mm
OK
3D STEP AP214 & GLB原点完全对齐 (0,0,0)
OK

实物验证与工程师技术评价

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口
5.00 PCB Verified

机械外形尺寸与焊盘 (Land Pattern) (QFN-24-EP(4x4))

由芯片数据手册提取并按 IPC-7351B 规范化
mm
封装本体尺寸 (D × E)Nominal
4.00 × 4.00 mm
封装高度 (A) 与引脚间距 (e)IPC-7351B
A=1.00mm · e=0.50mm
焊盘尺寸 (W × L)Level B
0.28 × 0.80 mm
引脚数 / 总焊盘数Topology
25P / 25Pad (QUAD_ROW)

推荐外围 BOM 器件与原位替代料号 (Drop-in)

标准应用电路伴随无源器件及引脚 1:1 兼容替代型号
DFM READY
位号 / 替代型号参数值 / 封装电路作用与 PCB 布局规则 (Layout Rule)
N/A
BOM
按应用电路选取
QFN-24-EP(4x4)
按额定负载电流计算走线宽度，并遵循 IPC-2221 电气间隙规范。

工程技术常见问题 (FAQ) — CH342F (QFN-24-EP(4x4))

关于引脚定义、IPC-7351B 焊盘尺寸及 CAD 格式导出的快速解答
IPC-7351B / IEEE-315

CH342F (QFN-24-EP(4x4)) 的引脚排列 (Pinout) 与供电电压参数是什么？

WCH 生产的 CH342F 采用 QFN-24-EP(4x4) 封装，共 25 脚，引脚间距 0.50 mm。主要引脚包括：1 (RI0: 多功能复用 I/O 与外设引脚 RI0 (General)), 2 (GND: 电源参考地引脚 (GND)), 3 (UD+: 多功能复用 I/O 与外设引脚 UD+ (USB)), 4 (UD -: 多功能复用 I/O 与外设引脚 UD - (General)), 5 (VIO: 多功能复用 I/O 与外设引脚 VIO (General)), 6 (V3: 稳压电源输出端 (V3 — 3.3V / 5.0V Standard Logic))。

CH342F 的 IPC-7351B 标准 PCB 封装焊盘尺寸是多少？

依据数据手册机械尺寸及 IPC-7351B Level B (中等密度) 规范，CH342F (QFN-24-EP(4x4)) 本体轮廓为 4.00 × 4.00 mm，引脚间距 e = 0.50 mm，共计 25 个铜箔焊盘，附带中心散热焊盘 (EPAD) 2.56 × 2.56 mm (遵循 IPC-7525 60% 钢网开窗)。

哪里可以下载 CH342F 的 KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr) 与 3D STEP 模型？

您可以在本页面免费下载基于 CERN-OHL-P-2.0 开源硬件协议且通过几何校验的 CH342F (WCH, QFN-24-EP(4x4)) 完整 CAD 库，包含 KiCad 8 封装、原理图符号、Fusion 360 / Eagle (.lbr) 以及 3D STEP AP214 / WebGL GLB 模型。

静态索引附录：引脚分配表 (25 脚) 与 CH342 系列同族变体展开静态数据表
引脚编号 (Pin #)信号名称 (Signal Name)电气类型 (Type)功能说明与 PCB 设计建议
1RI0Digital_IO信号引脚 RI0（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：RI0。支持总线接口：General。
2GNDGND0V 接地回路引脚 (GND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
3UD+Digital_IO信号引脚 UD+（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：UD+。支持总线接口：USB。
4UD -Digital_IO信号引脚 UD -（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：UD -。支持总线接口：General。
5VIODigital_IO信号引脚 VIO（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：VIO。支持总线接口：General。
6V3Power_Out稳压电源输出引脚 (V3)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
7VDD5Power_In主供电输入引脚 (VDD5)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
8VBUSPower_In主供电输入引脚 (VBUS)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
9RSTDigital_IO信号引脚 RST（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：RST。支持总线接口：General。
10CTS1Digital_IO信号引脚 CTS1（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：CTS1。支持总线接口：UART。
11RTS1Digital_IO信号引脚 RTS1（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：RTS1。支持总线接口：UART。
12RXD1Digital_IO信号引脚 RXD1（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：RXD1。支持总线接口：UART。
13TXD1Digital_IO信号引脚 TXD1（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：TXD1。支持总线接口：UART。
14DSR1Digital_IO信号引脚 DSR1（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：DSR1。支持总线接口：UART。
15DTR1Digital_IO信号引脚 DTR1（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：DTR1。支持总线接口：UART。
16DCD1Digital_IO信号引脚 DCD1（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：DCD1。支持总线接口：General。
17RI1Digital_IO信号引脚 RI1（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：RI1。支持总线接口：General。
18CTS0Digital_IO信号引脚 CTS0（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：CTS0。支持总线接口：UART。
19RTS0Digital_IO信号引脚 RTS0（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：RTS0。支持总线接口：UART。
20GNDGND0V 接地回路引脚 (GND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
21TXD0Digital_IO信号引脚 TXD0（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：TXD0。支持总线接口：UART。
22DSR0Digital_IO信号引脚 DSR0（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：DSR0。支持总线接口：UART。
23DTR0Digital_IO信号引脚 DTR0（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：DTR0。支持总线接口：UART。
24DCD0Digital_IO信号引脚 DCD0（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：DCD0。支持总线接口：General。
25EPGND芯片底部裸露散热焊盘 (EP)，提供核心热量导出通道及低电感 0V 接地回路。
探索器件库封装厂商上传