WLCSP-25(2.2x2.3) · 25P
同期ピン配置 (Symbol / 2D / 3D) (25/25)
ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます| ピン | 記号 | 種別 | 機能説明 (JA) |
|---|---|---|---|
| A1 | PA12 | I/O | マルチプレクスI/O・ペリフェラル端子 PA12 (General) |
| A2 | PA15 | I/O | マルチプレクスI/O・ペリフェラル端子 PA15 (General) |
| A3 | BOOT0 | I | 入力専用端子 BOOT0 (General) |
| A4 | PB7 | I/O | マルチプレクスI/O・ペリフェラル端子 PB7 (General) |
| A5 | PB8 | I/O | マルチプレクスI/O・ペリフェラル端子 PB8 (General) |
| B1 | PA11 | I/O | マルチプレクスI/O・ペリフェラル端子 PA11 (General) |
| B2 | VDDIO2 | Power | 電源供給入力 (VDDIO2 — 3.3V VDD (Max 4.0V)) |
| B3 | PB5 | I/O | マルチプレクスI/O・ペリフェラル端子 PB5 (General) |
| B4 | PB6 | I/O | マルチプレクスI/O・ペリフェラル端子 PB6 (General) |
| B5 | IOB5 | I/O | General Purpose Digital I/O Pin IOB5 |
| C1 | PA8 | I/O | マルチプレクスI/O・ペリフェラル端子 PA8 (General) |
| C2 | PA14 | I/O | マルチプレクスI/O・ペリフェラル端子 PA14 (General) |
| C3 | VSSA | GND | グラウンド基準端子 (VSSA) |
| C4 | PB4 | I/O | マルチプレクスI/O・ペリフェラル端子 PB4 (General) |
| C5 | IOC5 | I/O | General Purpose Digital I/O Pin IOC5 |
| D1 | PA9 | I/O | マルチプレクスI/O・ペリフェラル端子 PA9 (General) |
| D2 | PA13 | I/O | マルチプレクスI/O・ペリフェラル端子 PA13 (General) |
| D3 | PB3 | I/O | マルチプレクスI/O・ペリフェラル端子 PB3 (General) |
| D4 | VDDA | Power | 電源供給入力 (VDDA — 3.3V VDD (Max 4.0V)) |
| D5 | NRST | I | システムイネーブル・ハードウェアリセット (NRST) |
| E1 | PB15 | I/O | マルチプレクスI/O・ペリフェラル端子 PB15 (General) |
| E2 | VCAP | I/O | マルチプレクスI/O・ペリフェラル端子 VCAP (General) |
| E3 | PA7 | I/O | マルチプレクスI/O・ペリフェラル端子 PA7 (General) |
| E4 | PA5 | I/O | マルチプレクスI/O・ペリフェラル端子 PA5 (General) |
| E5 | PA0 | I/O | マルチプレクスI/O・ペリフェラル端子 PA0 (UART, SPI, PWM, RTC/CLK) |
PIN A1 PA12
I/OマルチプレクスI/O・ペリフェラル端子 PA12 (General)
設計上の注意点: Signal terminal PA12 (I/O, 3.3V VDD (Max 4.0V) domain). Multiplexed alternate functions: PA12. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定
データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 23 抽出図面)
原本PDFを直接閲覧、または図面をクリックして全画面拡大1. 実装3D外観モデルREPRESENTATIVE
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
パッケージ正規ピン配置 (25ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
WLCSP-25(2.2x2.3) · 2.30×2.20mm · ピッチ 0.40mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
IPC-7351B パッド (25 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (23 点 · 1/2 ページ)
STM32H503 シリーズの切り抜きなし原本図面 23 点中 1–12 点目を表示
P48 · p48_fig01パッケージ完全一致
P155 · p155_fig01パッケージ完全一致
P1 · p01_fig011751×736px
P48 · p48_fig021559×1093px
P48 · p48_fig01P48
P49 · p49_fig011546×999px
P49 · p49_fig021559×1306px
P50 · p50_fig011546×1101px
P71 · p71_fig011550×1985px
P71 · p71_fig01P71
P98 · p98_fig011546×702px
P99 · p99_fig011546×704px
1 / 2 ページ (23 点の抽出図面)
電気仕様 & 部品詳細スペック (STM32H503EBY6TR)
データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)詳細概要:STM32H503EBY6TR (WLCSP-25(2.2x2.3)) は 25 ピンの組込みマイクロコントローラ (MCU)で、パッケージ外形は 2.20 × 2.30 × 0.55 mm（ピンピッチ e = 0.40 mm）です。動作電源電圧 1.71 V to 3.6 V、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、USB, UART, SPI, I2C, I2S, ADC, DAC, JTAG / SWD, IrDA, PWM, RTC/CLK インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.71 V to 3.6 V
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
250 MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
5V トレラント (FT) ピン 3 本対応
パッケージ外形寸法 (D × E × A)D × E × A
2.20 × 2.30 × 0.55 mm (A1=0.17 mm)
パッケージ系列: WLCSP (WLCSP-25(2.2x2.3))
ピン数・リードピッチN / e
25 Pins | Pitch e = 0.40 mm (15.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB, UART, SPI, I2C, I2S, ADC, DAC, JTAG / SWD, IrDA, PWM, RTC/CLK
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: ブートストラップピン注意 (BOOT0)：リセット解除時の論理レベルを乱す外部プルアップ/ダウンを避けてください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。
5点工業規格検証
ファイル出力前の自動幾何・電気チェックIEEE-315 シンボル25 ピン自動バス分類
IPC-7351B フットプリント25 パッド · ピッチ 0.40mm
IPC-7525 60% はんだペースト開口リフロー標準 1:1
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
実機検証 & コミュニティ技術レビュー
データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース5.00 PCB Verified
IPC-7351B
同一データシートを共有するパッケージ違いやバリアントを選択同系列ファミリー & 同一データシート部品 — STM32H503 (7)
LQFP-48(7x7) · 48P
LQFP-48(7x7) · 48P
UFQFPN-48(7x7) · 49P
UFQFPN-48-EP(7x7) · 49P
LQFP-64(10x10) · 64P
LQFP-64(10x10) · 64P
機械寸法 & ランドパターン (WLCSP-25(2.2x2.3))
データシートから抽出・IPC-7351B 準拠標準化パッケージ外形 (D × E)Nominal
2.20 × 2.30 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.55mm · e=0.40mm
パッド寸法 (W × L)Level B
0.21 × 0.21 mm
ピン数 / 総パッド数Topology
25P / 25Pad (BGA_GRID)
推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)
標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番| 部品記号 / 代替型番 | 定数 / パッケージ | 役割 & PCB レイアウトルール |
|---|---|---|
| N/A BOM | Per application circuit WLCSP-25(2.2x2.3) | 定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。 |
技術的なよくある質問 (FAQ) — STM32H503EBY6TR (WLCSP-25(2.2x2.3))
ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答STM32H503EBY6TR (WLCSP-25(2.2x2.3)) のピン配置 (Pinout) および電源電圧仕様は？
ST 製 STM32H503EBY6TR (WLCSP-25(2.2x2.3) パッケージ) は全 25 ピン構成で、ピンピッチは 0.40 mm、動作電源電圧範囲 VCC は 1.71 V to 3.6 V です。主なピン：A1 (PA12: マルチプレクスI/O・ペリフェラル端子 PA12 (General)), A2 (PA15: マルチプレクスI/O・ペリフェラル端子 PA15 (General)), A3 (BOOT0: 入力専用端子 BOOT0 (General)), A4 (PB7: マルチプレクスI/O・ペリフェラル端子 PB7 (General)), A5 (PB8: マルチプレクスI/O・ペリフェラル端子 PB8 (General)), B1 (PA11: マルチプレクスI/O・ペリフェラル端子 PA11 (General))。
STM32H503EBY6TR の IPC-7351B 準拠 PCB フットプリント寸法は？
データシート外形図および IPC-7351B Level B (標準密度) に基づき、STM32H503EBY6TR (WLCSP-25(2.2x2.3)) の本体外形は 2.30 × 2.20 mm、ピッチ e = 0.40 mm、合計 25 パッドで構成されています。
STM32H503EBY6TR の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？
このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの STM32H503EBY6TR (ST, WLCSP-25(2.2x2.3)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。
静的リファレンス付録：ピン配置表 (25 ピン) & STM32H503 シリーズバリエーション静的テーブルを開く
| ピン番号 (Pin #) | 信号名 (Signal Name) | 電気種別 (Type) | 機能説明 & 回路設計上の注意 |
|---|---|---|---|
| A1 | PA12 | Digital_IO | 信号端子 PA12（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA12。対応バス/インターフェース: General。 |
| A2 | PA15 | Digital_IO | 信号端子 PA15（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA15。対応バス/インターフェース: General。 |
| A3 | BOOT0 | Digital_IO | 信号端子 BOOT0（方向: I、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: BOOT0。対応バス/インターフェース: General。 |
| A4 | PB7 | Digital_IO | 信号端子 PB7（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB7。対応バス/インターフェース: General。 |
| A5 | PB8 | Digital_IO | 信号端子 PB8（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB8。対応バス/インターフェース: General。 |
| B1 | PA11 | Digital_IO | 信号端子 PA11（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA11。対応バス/インターフェース: General。 |
| B2 | VDDIO2 | Power_In | 3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDDIO2、最大定格: 4.0V) です。 |
| B3 | PB5 | Digital_IO | 信号端子 PB5（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB5。対応バス/インターフェース: General。 |
| B4 | PB6 | Digital_IO | 信号端子 PB6（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB6。対応バス/インターフェース: General。 |
| B5 | IOB5 | Digital_IO | General Purpose Digital I/O Pin IOB5 |
| C1 | PA8 | Digital_IO | 信号端子 PA8（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA8。対応バス/インターフェース: General。 |
| C2 | PA14 | Digital_IO | 信号端子 PA14（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA14。対応バス/インターフェース: General。 |
| C3 | VSSA | GND | 内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSSA) です。 |
| C4 | PB4 | Digital_IO | 信号端子 PB4（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB4。対応バス/インターフェース: General。 |
| C5 | IOC5 | Digital_IO | General Purpose Digital I/O Pin IOC5 |
| D1 | PA9 | Digital_IO | 信号端子 PA9（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA9。対応バス/インターフェース: General。 |
| D2 | PA13 | Digital_IO | 信号端子 PA13（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA13。対応バス/インターフェース: General。 |
| D3 | PB3 | Digital_IO | 信号端子 PB3（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB3。対応バス/インターフェース: General。 |
| D4 | VDDA | Power_In | 3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDDA、最大定格: 4.0V) です。 |
| D5 | NRST | Digital_IO | ローアクティブ・ハードウェアリセット端子 (NRST)：Lowに引くことでコアと全ペリフェラルを初期化します。 |
| E1 | PB15 | Digital_IO | 信号端子 PB15（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB15。対応バス/インターフェース: General。 |
| E2 | VCAP | Digital_IO | 信号端子 VCAP（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: VCAP。対応バス/インターフェース: General。 |
| E3 | PA7 | Digital_IO | 信号端子 PA7（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA7。対応バス/インターフェース: General。 |
| E4 | PA5 | Digital_IO | 信号端子 PA5（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA5。対応バス/インターフェース: General。 |
| E5 | PA0 | Digital_IO | 信号端子 PA0（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI3_RDY, SPI3_NSS, SPI1_MISO。対応バス/インターフェース: UART, SPI, PWM, RTC/CLK。 |