ChipDocs.org
⌘K
2284 部品PDFアップロード
SM802124UMG-TR (QFN-24(4x4)) — Symbol, Footprint IPC-7351B & 3D STEP Model

SM802124UMG-TR

MICROCHIPID: C2662613QFN-24(4x4) · 25 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · SM802124UMG-TR (QFN-24(4x4))1VDDO2VSSO3NC4NC5PLL_BYPASS6VSS7TEST8VDD9REF_IN10TEST11TEST12TEST13VSS25EP24NC23NC22VSSO21Q120NC19TEST18VDDO17Q016NC15TEST14VSSGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.822.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9mm
2. 2Dフットプリント
12345678910111213141516171819202122232425E=4.00mm · Pitch e=0.50mmD=4.00mm-4-3-2-10123443210-1-2-3-4mm
3. 3Dモデル
パッケージ外形: 4.00mm × 4.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (25/25)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1VDDOPower安定化電源出力 (VDDO — 3.3V / 5.0V Standard Logic)
2VSSOGNDグラウンド基準端子 (VSSO)
3NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
4NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
5PLL_BYPASSI/OマルチプレクスI/O・ペリフェラル端子 PLL_BYPASS (General)
6VSSGNDグラウンド基準端子 (VSS)
7TESTI/OマルチプレクスI/O・ペリフェラル端子 TEST (General)
8VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
9REF_INI/OマルチプレクスI/O・ペリフェラル端子 REF_IN (General)
10TESTI/OマルチプレクスI/O・ペリフェラル端子 TEST (General)
11TESTI/OマルチプレクスI/O・ペリフェラル端子 TEST (General)
12TESTI/OマルチプレクスI/O・ペリフェラル端子 TEST (General)
13VSSGNDグラウンド基準端子 (VSS)
14VSSGNDグラウンド基準端子 (VSS)
15TESTI/OマルチプレクスI/O・ペリフェラル端子 TEST (General)
16NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
17Q0I/OマルチプレクスI/O・ペリフェラル端子 Q0 (General)
18VDDOPower安定化電源出力 (VDDO — 3.3V / 5.0V Standard Logic)
19TESTI/OマルチプレクスI/O・ペリフェラル端子 TEST (General)
20NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
21Q1I/OマルチプレクスI/O・ペリフェラル端子 Q1 (General)
22VSSOGNDグラウンド基準端子 (VSSO)
23NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
24NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
25EPGND露出サーマルパッド・グラウンド (EP)
PIN 1 VDDO
Power
安定化電源出力 (VDDO — 3.3V / 5.0V Standard Logic)
設計上の注意点: PowerSupplyforOutput
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 7 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: SM802124UMG-TR (MICROCHIP · QFN-24(4x4))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
SM802124UMG-TR (QFN-24(4x4)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
SM802124UMG-TR (QFN-24(4x4)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (25ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
SM802124UMG-TR (QFN-24(4x4)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
SM802124UMG-TR (QFN-24(4x4)) - 4. パッケージ外形寸法図 (D×E×A)
QFN-24(4x4) · 4.00×4.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
SM802124UMG-TR (QFN-24(4x4)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (25 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
SM802124UMG-TR (QFN-24(4x4)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (7 点 · 1/1 ページ)
SM80212 シリーズの切り抜きなし原本図面 7 点中 1–7 点目を表示
P2 · p02_fig01パッケージ完全一致
SM802124UMG-TR (QFN-24(4x4)) — 24-Pin QFN (code) (Top View)
24-Pin QFN (code) (Top View)
P9 · p09_fig01パッケージ完全一致
SM802124UMG-TR (QFN-24(4x4)) — 24-Pin Package Type
24-Pin Package Type
P1 · p01_fig011898×890px
SM802124UMG-TR (QFN-24(4x4)) — ClockWorks is a trademark of Micrel, Inc RotaryWave is a registered trademark of Multigig, Inc.
ClockWorks is a trademark of Micrel, Inc RotaryWave is a registered trademark of Multigig, Inc.
P2 · p02_fig01P2
SM802124UMG-TR (QFN-24(4x4)) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P6 · p06_fig011246×900px
SM802124UMG-TR (QFN-24(4x4)) — Phase Noise Plot: 125MHz, 1.875MHz - 20MHz 73fS
Phase Noise Plot: 125MHz, 1.875MHz - 20MHz 73fS
P6 · p06_fig021190×906px
SM802124UMG-TR (QFN-24(4x4)) — Phase Noise Plot: 125MHz, 12kHz - 20MHz 318fS
Phase Noise Plot: 125MHz, 12kHz - 20MHz 318fS
P6 · p06_fig01P6
SM802124UMG-TR (QFN-24(4x4)) — Datasheet Page 6 (p06_fig01)
Datasheet Page 6 (p06_fig01)

電気仕様 & 部品詳細スペック (SM802124UMG-TR)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:SM802124UMG-TR (QFN-24(4x4)) は 24 ピンの標準電子部品・コネクタで、パッケージ外形は 4.00 × 4.00 × 0.85 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 40°C to +85°C、Standard I/O / Passive インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
40°C to +85°C
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
125MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
4.00 × 4.00 × 0.85 mm (A1=0.03 mm)
パッケージ系列: QFN (QFN-24(4x4))
ピン数・リードピッチN / e
24 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
Standard I/O / Passive
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル25 ピン自動バス分類
OK
IPC-7351B フットプリント25 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口EPAD 2.70×2.70mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (QFN-24(4x4))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
4.00 × 4.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.85mm · e=0.50mm
パッド寸法 (W × L)Level B
0.28 × 0.80 mm
ピン数 / 総パッド数Topology
25P / 25Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
Per application circuit
QFN-24(4x4)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — SM802124UMG-TR (QFN-24(4x4))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

SM802124UMG-TR (QFN-24(4x4)) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 SM802124UMG-TR (QFN-24(4x4) パッケージ) は全 25 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (VDDO: 安定化電源出力 (VDDO — 3.3V / 5.0V Standard Logic)), 2 (VSSO: グラウンド基準端子 (VSSO)), 3 (NC: マルチプレクスI/O・ペリフェラル端子 NC (General)), 4 (NC: マルチプレクスI/O・ペリフェラル端子 NC (General)), 5 (PLL_BYPASS: マルチプレクスI/O・ペリフェラル端子 PLL_BYPASS (General)), 6 (VSS: グラウンド基準端子 (VSS))。

SM802124UMG-TR の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、SM802124UMG-TR (QFN-24(4x4)) の本体外形は 4.00 × 4.00 mm、ピッチ e = 0.50 mm、合計 25 パッドで構成されています（中央放熱パッド EPAD 2.70 × 2.70 mm、IPC-7525 60% 開口ペーストマスク付き）。

SM802124UMG-TR の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの SM802124UMG-TR (MICROCHIP, QFN-24(4x4)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (25 ピン) & SM80212 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1VDDOPower_Out3.3V / 5.0V Standard Logic 電源ドメインで動作する安定化出力端子 (VDDO、最大定格: 5.5V) です。
2VSSOGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSSO) です。
3NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
4NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
5PLL_BYPASSDigital_IO信号端子 PLL_BYPASS（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PLL_BYPASS。対応バス/インターフェース: General。
6VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
7TESTDigital_IO信号端子 TEST（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TEST。対応バス/インターフェース: General。
8VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
9REF_INDigital_IO信号端子 REF_IN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: REF_IN。対応バス/インターフェース: General。
10TESTDigital_IO信号端子 TEST（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TEST。対応バス/インターフェース: General。
11TESTDigital_IO信号端子 TEST（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TEST。対応バス/インターフェース: General。
12TESTDigital_IO信号端子 TEST（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TEST。対応バス/インターフェース: General。
13VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
14VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
15TESTDigital_IO信号端子 TEST（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TEST。対応バス/インターフェース: General。
16NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
17Q0Digital_IO信号端子 Q0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: Q0。対応バス/インターフェース: General。
18VDDOPower_Out3.3V / 5.0V Standard Logic 電源ドメインで動作する安定化出力端子 (VDDO、最大定格: 5.5V) です。
19TESTDigital_IO信号端子 TEST（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TEST。対応バス/インターフェース: General。
20NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
21Q1Digital_IO信号端子 Q1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: Q1。対応バス/インターフェース: General。
22VSSOGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSSO) です。
23NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
24NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
25EPGNDパッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。
探索部品パッケージメーカーアップロード