ChipDocs.org
⌘K
2284 部品PDFアップロード
CAP1208-1-A4-TR (QFN-16-EP(3x3)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CAP1208-1-A4-TR

MICROCHIPID: C2652055QFN-16-EP(3x3) · 17 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · CAP1208-1-A4-TR (QFN-16-EP(3x3))1ALERT#2SMDATA3SMCLK4VDD5N/C6N/C7GND8GND9CS817EP16CS115CS214CS313CS412CS511CS610CS7Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.817.812.77.62.5-2.5-7.6-12.7-17.8mm
2. 2Dフットプリント
1234567891011121314151617E=3.00mm · Pitch e=0.50mmD=3.00mm-4-3-2-10123443210-1-2-3-4mm
3. 3Dモデル
パッケージ外形: 3.00mm × 3.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (17/17)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1ALERT#I/OマルチプレクスI/O・ペリフェラル端子 ALERT# (General)
2SMDATAI/OマルチプレクスI/O・ペリフェラル端子 SMDATA (General)
3SMCLKI/OマルチプレクスI/O・ペリフェラル端子 SMCLK (General)
4VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
5N/CI/OマルチプレクスI/O・ペリフェラル端子 N/C (General)
6N/CI/OマルチプレクスI/O・ペリフェラル端子 N/C (General)
7GNDGNDグラウンド基準端子 (GND)
8GNDGNDグラウンド基準端子 (GND)
9CS8I/OマルチプレクスI/O・ペリフェラル端子 CS8 (General)
10CS7I/OマルチプレクスI/O・ペリフェラル端子 CS7 (General)
11CS6I/OマルチプレクスI/O・ペリフェラル端子 CS6 (General)
12CS5I/OマルチプレクスI/O・ペリフェラル端子 CS5 (General)
13CS4I/OマルチプレクスI/O・ペリフェラル端子 CS4 (General)
14CS3I/OマルチプレクスI/O・ペリフェラル端子 CS3 (General)
15CS2I/OマルチプレクスI/O・ペリフェラル端子 CS2 (General)
16CS1I/OマルチプレクスI/O・ペリフェラル端子 CS1 (General)
17EPGND露出サーマルパッド・グラウンド (EP)
PIN 1 ALERT#
I/O
マルチプレクスI/O・ペリフェラル端子 ALERT# (General)
設計上の注意点: Signal terminal ALERT# (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: ALERT#. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 9 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: CAP1208-1-A4-TR (MICROCHIP · QFN-16-EP(3x3))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
CAP1208-1-A4-TR (QFN-16-EP(3x3)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
CAP1208-1-A4-TR (QFN-16-EP(3x3)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (17ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
CAP1208-1-A4-TR (QFN-16-EP(3x3)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
CAP1208-1-A4-TR (QFN-16-EP(3x3)) - 4. パッケージ外形寸法図 (D×E×A)
QFN-16-EP(3x3) · 3.00×3.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
CAP1208-1-A4-TR (QFN-16-EP(3x3)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (17 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
CAP1208-1-A4-TR (QFN-16-EP(3x3)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (9 点 · 1/1 ページ)
CAP1208 シリーズの切り抜きなし原本図面 9 点中 1–9 点目を表示
P1 · p01_fig01377×200px
CAP1208-1-A4-TR (QFN-16-EP(3x3)) — 8-Channel Capacitive Touch Sensor
8-Channel Capacitive Touch Sensor
P5 · p05_fig01786×715px
CAP1208-1-A4-TR (QFN-16-EP(3x3)) — FIGURE 1-3: CAP1208 PIN DIAGRAM (16-PIN QFN)
FIGURE 1-3: CAP1208 PIN DIAGRAM (16-PIN QFN)
P5 · p05_fig01P5
CAP1208-1-A4-TR (QFN-16-EP(3x3)) — Datasheet Page 5 (p05_fig01)
Datasheet Page 5 (p05_fig01)
P54 · p54_fig011279×1076px
CAP1208-1-A4-TR (QFN-16-EP(3x3)) — FIGURE 6-3: CAP1208 PACKAGE DIMENSIONS - 16-PIN QFN 3MM X 3MM
FIGURE 6-3: CAP1208 PACKAGE DIMENSIONS - 16-PIN QFN 3MM X 3MM
P54 · p54_fig01P54
CAP1208-1-A4-TR (QFN-16-EP(3x3)) — Datasheet Page 54 (p54_fig01)
Datasheet Page 54 (p54_fig01)
P55 · p55_fig011642×1254px
CAP1208-1-A4-TR (QFN-16-EP(3x3)) — FIGURE 6-4: CAP1208 PCB LAND PATTERN AND STENCIL - 16-PIN QFN 3MM X 3MM
FIGURE 6-4: CAP1208 PCB LAND PATTERN AND STENCIL - 16-PIN QFN 3MM X 3MM
P55 · p55_fig01P55
CAP1208-1-A4-TR (QFN-16-EP(3x3)) — Datasheet Page 55 (p55_fig01)
Datasheet Page 55 (p55_fig01)
P50 · p50_fig01PDF 内の全パッケージ
CAP1208-1-A4-TR (QFN-16-EP(3x3)) — FIGURE 6-1: CAP1208 14-LEAD PLASTIC SMALL OUTLINE, NARROW, 3.90 MM BODY (SOIC)
FIGURE 6-1: CAP1208 14-LEAD PLASTIC SMALL OUTLINE, NARROW, 3.90 MM BODY (SOIC)
P51 · p51_fig01PDF 内の全パッケージ
CAP1208-1-A4-TR (QFN-16-EP(3x3)) — FIGURE 6-1: CAP1208 14-LEAD PLASTIC SMALL OUTLINE, NARROW, 3.90 MM BODY (SOIC)
FIGURE 6-1: CAP1208 14-LEAD PLASTIC SMALL OUTLINE, NARROW, 3.90 MM BODY (SOIC)

電気仕様 & 部品詳細スペック (CAP1208-1-A4-TR)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:CAP1208-1-A4-TR (QFN-16-EP(3x3)) は 16 ピンの標準電子部品・コネクタで、パッケージ外形は 3.00 × 3.00 × 0.85 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、I2C インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
3.00 × 3.00 × 0.85 mm (A1=0.03 mm)
パッケージ系列: QFN (QFN-16-EP(3x3))
ピン数・リードピッチN / e
16 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
I2C
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル17 ピン自動バス分類
OK
IPC-7351B フットプリント17 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口EPAD 1.50×1.50mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (QFN-16-EP(3x3))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
3.00 × 3.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.85mm · e=0.50mm
パッド寸法 (W × L)Level B
0.28 × 0.80 mm
ピン数 / 総パッド数Topology
17P / 17Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
Per application circuit
QFN-16-EP(3x3)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — CAP1208-1-A4-TR (QFN-16-EP(3x3))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

CAP1208-1-A4-TR (QFN-16-EP(3x3)) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 CAP1208-1-A4-TR (QFN-16-EP(3x3) パッケージ) は全 17 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (ALERT#: マルチプレクスI/O・ペリフェラル端子 ALERT# (General)), 2 (SMDATA: マルチプレクスI/O・ペリフェラル端子 SMDATA (General)), 3 (SMCLK: マルチプレクスI/O・ペリフェラル端子 SMCLK (General)), 4 (VDD: 電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)), 5 (N/C: マルチプレクスI/O・ペリフェラル端子 N/C (General)), 6 (N/C: マルチプレクスI/O・ペリフェラル端子 N/C (General))。

CAP1208-1-A4-TR の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CAP1208-1-A4-TR (QFN-16-EP(3x3)) の本体外形は 3.00 × 3.00 mm、ピッチ e = 0.50 mm、合計 17 パッドで構成されています（中央放熱パッド EPAD 1.50 × 1.50 mm、IPC-7525 60% 開口ペーストマスク付き）。

CAP1208-1-A4-TR の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CAP1208-1-A4-TR (MICROCHIP, QFN-16-EP(3x3)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (17 ピン) & CAP1208 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1ALERT#Digital_IO信号端子 ALERT#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: ALERT#。対応バス/インターフェース: General。
2SMDATADigital_IO信号端子 SMDATA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SMDATA。対応バス/インターフェース: General。
3SMCLKDigital_IO信号端子 SMCLK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SMCLK。対応バス/インターフェース: General。
4VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
5N/CDigital_IO信号端子 N/C（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: N/C。対応バス/インターフェース: General。
6N/CDigital_IO信号端子 N/C（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: N/C。対応バス/インターフェース: General。
7GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
8GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
9CS8Digital_IO信号端子 CS8（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CS8。対応バス/インターフェース: General。
10CS7Digital_IO信号端子 CS7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CS7。対応バス/インターフェース: General。
11CS6Digital_IO信号端子 CS6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CS6。対応バス/インターフェース: General。
12CS5Digital_IO信号端子 CS5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CS5。対応バス/インターフェース: General。
13CS4Digital_IO信号端子 CS4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CS4。対応バス/インターフェース: General。
14CS3Digital_IO信号端子 CS3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CS3。対応バス/インターフェース: General。
15CS2Digital_IO信号端子 CS2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CS2。対応バス/インターフェース: General。
16CS1Digital_IO信号端子 CS1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CS1。対応バス/インターフェース: General。
17EPGNDパッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。
探索部品パッケージメーカーアップロード