PIC16LF18326-E/JQ (TQFN-16-EP(4x4)) — Symbol, Footprint IPC-7351B & 3D STEP Model

PIC16LF18326-E/JQ

MICROCHIPID: C220686TQFN-16-EP(4x4) · 17 Pins · Pitch 0.65mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · PIC16LF18326-E/JQ (TQFN-16-EP(4x4))1RA52RA43RA3/#MCLR/VP4RC55RC46RC37RC28RC19RC017EP16VDD15NC14NC13VSS12RA0/ICSPDAT11RA1/ICSPCLK10RA2Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.817.812.77.62.5-2.5-7.6-12.7-17.8mm
2. 2D-FOOTPRINT
1234567891011121314151617E=4.00mm · Pitch e=0.65mmD=4.00mm-4-3-2-10123443210-1-2-3-4mm
3. 3D-MODELL
Gehäusekörper: 4.00mm × 4.00mm · Raster: 0.65mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (17/17)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1RA5I/OMultiplex-I/O- & Peripherie-Pin RA5 (General)
2RA4I/OMultiplex-I/O- & Peripherie-Pin RA4 (General)
3RA3/#MCLR/VPPI/OMultiplex-I/O- & Peripherie-Pin RA3/#MCLR/VPP (General)
4RC5I/OMultiplex-I/O- & Peripherie-Pin RC5 (General)
5RC4I/OMultiplex-I/O- & Peripherie-Pin RC4 (General)
6RC3I/OMultiplex-I/O- & Peripherie-Pin RC3 (General)
7RC2I/OMultiplex-I/O- & Peripherie-Pin RC2 (General)
8RC1I/OMultiplex-I/O- & Peripherie-Pin RC1 (General)
9RC0I/OMultiplex-I/O- & Peripherie-Pin RC0 (General)
10RA2I/OMultiplex-I/O- & Peripherie-Pin RA2 (General)
11RA1/ICSPCLKI/OMultiplex-I/O- & Peripherie-Pin RA1/ICSPCLK (General)
12RA0/ICSPDATI/OMultiplex-I/O- & Peripherie-Pin RA0/ICSPDAT (General)
13VSSGNDMasseanschluss (VSS)
14NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
15NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
16VDDPowerVersorgungsspannungseingang (VDD — 1.8V to 3.6V)
17EPGNDFreiliegendes Thermal- & Masse-Pad (EP)
PIN 1 RA5
I/O
Multiplex-I/O- & Peripherie-Pin RA5 (General)
Designhinweis: Signal terminal RA5 (I/O, 1.8V to 3.6V domain). Multiplexed alternate functions: RA5. Supported peripheral buses: General.
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 14 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: PIC16LF18326-E/JQ (MICROCHIP · TQFN-16-EP(4x4))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
PIC16LF18326-E/JQ (TQFN-16-EP(4x4)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
PIC16LF18326-E/JQ (TQFN-16-EP(4x4)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (17 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
PIC16LF18326-E/JQ (TQFN-16-EP(4x4)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
PIC16LF18326-E/JQ (TQFN-16-EP(4x4)) - 4. Gehäuseabmessungen (D×E×A)
TQFN-16-EP(4x4) · 4.00×4.00mm · Raster 0.65mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
PIC16LF18326-E/JQ (TQFN-16-EP(4x4)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (17 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
PIC16LF18326-E/JQ (TQFN-16-EP(4x4)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (14 Abb. · Seite 1/2)
Zeige 1–12 von 14 unbeschnittenen Originalzeichnungen für PIC16LF18326
P1 · p01_fig01376×200px
PIC16LF18326-E/JQ (TQFN-16-EP(4x4)) — Full-Featured, 14/20 Low Pin Count Microcontrollers with XLP
Full-Featured, 14/20 Low Pin Count Microcontrollers with XLP
P22 · p22_fig011777×1102px
PIC16LF18326-E/JQ (TQFN-16-EP(4x4)) — FIGURE 2-1: RECOMMENDED MINIMUM CONNECTIONS (Note 1) VDD R1
FIGURE 2-1: RECOMMENDED MINIMUM CONNECTIONS (Note 1) VDD R1
P304 · p304_fig011695×506px
PIC16LF18326-E/JQ (TQFN-16-EP(4x4)) — FIGURE 29-2: COMPARE MODE OPERATION BLOCK DIAGRAM
FIGURE 29-2: COMPARE MODE OPERATION BLOCK DIAGRAM
P304 · p304_fig021627×697px
PIC16LF18326-E/JQ (TQFN-16-EP(4x4)) — FIGURE 29-2: COMPARE MODE OPERATION BLOCK DIAGRAM
FIGURE 29-2: COMPARE MODE OPERATION BLOCK DIAGRAM
P323 · p323_fig01867×566px
PIC16LF18326-E/JQ (TQFN-16-EP(4x4)) — FIGURE 30-11: I2C MASTER/ SLAVE CONNECTION
FIGURE 30-11: I2C MASTER/ SLAVE CONNECTION
P395 · p395_fig021254×1015px
PIC16LF18326-E/JQ (TQFN-16-EP(4x4)) — FIGURE 33-3: TYPICAL CONNECTION FOR ICSP™ PROGRAMMING
FIGURE 33-3: TYPICAL CONNECTION FOR ICSP™ PROGRAMMING
P395 · p395_fig02P395
PIC16LF18326-E/JQ (TQFN-16-EP(4x4)) — Datasheet Page 395 (p395_fig02)
Datasheet Page 395 (p395_fig02)
P396 · p396_fig01870×1368px
PIC16LF18326-E/JQ (TQFN-16-EP(4x4)) — The literal and control category contains the most varied instruction word format.
The literal and control category contains the most varied instruction word format.
P456 · p456_fig011777×2500px
PIC16LF18326-E/JQ (TQFN-16-EP(4x4)) — DS40001839B-page 456 Preliminary  2016-2017 Microchip Technology Inc. | Microchip Technology Drawing C04-257A Sheet 2 of 2 | For the most current package drawings, please see the Microchip Packaging Specification located at http://www.micr
DS40001839B-page 456 Preliminary  2016-2017 Microchip Technology Inc. | Microchip Technology Drawing C04-257A Sheet 2 of 2 | For the most current package drawings, please see the Microchip Packaging Specification located at http://www.micr
P456 · p456_fig01P456
PIC16LF18326-E/JQ (TQFN-16-EP(4x4)) — Datasheet Page 456 (p456_fig01)
Datasheet Page 456 (p456_fig01)
P457 · p457_fig011777×2500px
PIC16LF18326-E/JQ (TQFN-16-EP(4x4)) —  2016-2017 Microchip Technology Inc. Preliminary DS40001839B-page 457 | RECOMMENDED LAND PATTERN | For the most current package drawings, please see the Microchip Packaging Specification located at http://www.microchip.com/packaging Note:
 2016-2017 Microchip Technology Inc. Preliminary DS40001839B-page 457 | RECOMMENDED LAND PATTERN | For the most current package drawings, please see the Microchip Packaging Specification located at http://www.microchip.com/packaging Note:
P457 · p457_fig01P457
PIC16LF18326-E/JQ (TQFN-16-EP(4x4)) — Datasheet Page 457 (p457_fig01)
Datasheet Page 457 (p457_fig01)
Seite 1 / 2 (14 extrahierte Abbildungen)

Elektrische Spezifikationen & Bauteildetails (PIC16LF18326-E/JQ)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:PIC16LF18326-E/JQ (TQFN-16-EP(4x4)) ist ein 16-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 4.00 × 4.00 × 0.90 mm (Pin-Raster e = 0.65 mm). Ausgelegt für 1.8V to 3.6V Versorgungsspannung, -40°C to 85°C Temperaturbereich und UART, SPI, I2C, ADC, DAC, PWM Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V to 3.6V
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C to 85°C
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
32 MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
4.00 × 4.00 × 0.90 mm (A1=0.03 mm)
Gehäusefamilie: QFN (TQFN-16-EP(4x4))
Pinanzahl & RastermaßN / e
16 Pins | Pitch e = 0.65 mm (25.6 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
UART, SPI, I2C, ADC, DAC, PWM
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol17 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint17 Pads · Raster 0.65mm
OK
IPC-7525 60% LotpastenfensterEPAD 2.10×2.10mm Gitterteilung
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (TQFN-16-EP(4x4))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
4.00 × 4.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.90mm · e=0.65mm
Pad-Abmessungen (W × L)Level B
0.36 × 1.09 mm
Pins / Gesamt-PadsTopology
17P / 17Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Per application circuit
TQFN-16-EP(4x4)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — PIC16LF18326-E/JQ (TQFN-16-EP(4x4))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des PIC16LF18326-E/JQ (TQFN-16-EP(4x4))?

Das Bauteil PIC16LF18326-E/JQ von MICROCHIP im TQFN-16-EP(4x4)-Gehäuse besitzt 17 Pins mit einem Rastermaß (Pitch) von 0.65 mm und einem Betriebsspannungsbereich VCC von 1.8V to 3.6V. Wichtige Pins: 1 (RA5: Multiplex-I/O- & Peripherie-Pin RA5 (General)), 2 (RA4: Multiplex-I/O- & Peripherie-Pin RA4 (General)), 3 (RA3/#MCLR/VPP: Multiplex-I/O- & Peripherie-Pin RA3/#MCLR/VPP (General)), 4 (RC5: Multiplex-I/O- & Peripherie-Pin RC5 (General)), 5 (RC4: Multiplex-I/O- & Peripherie-Pin RC4 (General)), 6 (RC3: Multiplex-I/O- & Peripherie-Pin RC3 (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der PIC16LF18326-E/JQ?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des PIC16LF18326-E/JQ (TQFN-16-EP(4x4)) 4.00 × 4.00 mm bei einem Pitch e = 0.65 mm und 17 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 2.10 × 2.10 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für PIC16LF18326-E/JQ heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für PIC16LF18326-E/JQ (MICROCHIP, TQFN-16-EP(4x4)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (17 Pins) & PIC16LF18326 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1RA5Digital_IOSignalanschluss RA5 (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: RA5. Unterstützte Bus-Schnittstellen: General.
2RA4Digital_IOSignalanschluss RA4 (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: RA4. Unterstützte Bus-Schnittstellen: General.
3RA3/#MCLR/VPPDigital_IOSignalanschluss RA3/#MCLR/VPP (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: RA3/#MCLR/VPP. Unterstützte Bus-Schnittstellen: General.
4RC5Digital_IOSignalanschluss RC5 (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: RC5. Unterstützte Bus-Schnittstellen: General.
5RC4Digital_IOSignalanschluss RC4 (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: RC4. Unterstützte Bus-Schnittstellen: General.
6RC3Digital_IOSignalanschluss RC3 (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: RC3. Unterstützte Bus-Schnittstellen: General.
7RC2Digital_IOSignalanschluss RC2 (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: RC2. Unterstützte Bus-Schnittstellen: General.
8RC1Digital_IOSignalanschluss RC1 (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: RC1. Unterstützte Bus-Schnittstellen: General.
9RC0Digital_IOSignalanschluss RC0 (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: RC0. Unterstützte Bus-Schnittstellen: General.
10RA2Digital_IOSignalanschluss RA2 (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: RA2. Unterstützte Bus-Schnittstellen: General.
11RA1/ICSPCLKDigital_IOSignalanschluss RA1/ICSPCLK (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: RA1/ICSPCLK. Unterstützte Bus-Schnittstellen: General.
12RA0/ICSPDATDigital_IOSignalanschluss RA0/ICSPDAT (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: RA0/ICSPDAT. Unterstützte Bus-Schnittstellen: General.
13VSSGNDElektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
14NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
15NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
16VDDPower_InPositiver Versorgungseingang (VDD) im Spannungsbereich 1.8V to 3.6V (Max. 3.6V).
17EPGNDFreiliegendes Boden-Wärmeleitpad (EP) zur primären Wärmeableitung in die Leiterplatte sowie als niederinduktiver 0V-Masserückleiter.